*** SPICE deck for cell isolatedInDock{sch} from library marina
*** Created on Fri Sep 05, 2008 15:05:59
*** Last revised on Thu Nov 06, 2008 13:25:14
-*** Written on Thu Nov 06, 2008 14:44:47 by Electric VLSI Design System,
+*** Written on Tue Nov 11, 2008 13:03:40 by Electric VLSI Design System,
*version 8.08k
*** Layout tech: cmos90, foundry TSMC
*** UC SPICE *** , MIN_RESIST 50.0, MIN_CAPAC 0.04FF
+inR[16] inR[17] inR[18] inR[19] inR[1] inR[20] inR[21] inR[22] inR[23]
+inR[24] inR[25] inR[26] inR[27] inR[28] inR[29] inR[2] inR[30] inR[31]
+inR[32] inR[33] inR[34] inR[35] inR[36] inR[3] inR[4] inR[5] inR[6] inR[7]
-+inR[8] inR[9] mc out[10] out[11] out[12] out[13] out[14] out[15] out[16]
-+out[17] out[18] out[19] out[1] out[20] out[21] out[22] out[23] out[24]
-+out[25] out[26] out[27] out[28] out[29] out[2] out[30] out[31] out[32]
-+out[33] out[34] out[35] out[36] out[3] out[4] out[5] out[6] out[7] out[8]
-+out[9] s[1] s[2] s[3] s[4]
++inR[8] inR[9] mc olcNZ out[10] out[11] out[12] out[13] out[14] out[15]
++out[16] out[17] out[18] out[19] out[1] out[20] out[21] out[22] out[23]
++out[24] out[25] out[26] out[27] out[28] out[29] out[2] out[30] out[31]
++out[32] out[33] out[34] out[35] out[36] out[3] out[4] out[5] out[6] out[7]
++out[8] out[9] s[1] s[2] s[3] s[4]
XbitAssig@0 bitAssignments
Xins2in20@1 net@49 net@47 inR[10] inR[11] inR[12] inR[13] inR[14] inR[15]
+inR[16] inR[17] inR[18] inR[19] inR[1] inR[20] inR[21] inR[22] inR[23]
+out[19] out[1] out[20] out[21] out[22] out[23] out[24] out[25] out[26]
+out[27] out[28] out[29] out[2] out[30] out[31] out[32] out[33] out[34]
+out[35] out[36] out[3] out[4] out[5] out[6] out[7] out[8] out[9] ins2in20Ax36
-XrqStage@0 do[RQ] do[epi] do[ring] inR[30] inR[21] mc s[1] s[2] s[3] s[4]
+Xinv@0 olcNZ in[Z] inv-X_5
+XrqStage@0 do[RQ] do[epi] do[ring] inR[30] in[Z] mc s[1] s[2] s[3] s[4]
+inE[21] take[E] take[R] rqStage
Xwire90@2 take[R] net@49 wire90-242_1-layer_1-width_3
Xwire90@3 take[E] net@47 wire90-242_1-layer_1-width_3
+in[10] in[11] in[12] in[13] in[14] in[15] in[16] in[17] in[18] in[19] in[1]
+in[20] in[21] in[22] in[23] in[24] in[25] in[26] in[27] in[28] in[29] in[2]
+in[30] in[31] in[32] in[33] in[34] in[35] in[36] in[3] in[4] in[5] in[6]
-+in[7] in[8] in[9] mc od[15] od[16] od[17] od[18] od[19] od[20] out[10]
++in[7] in[8] in[9] mc od[15] od[16] od[17] od[18] od[19] od[20] olcNZ out[10]
+out[11] out[12] out[13] out[14] out[15] out[16] out[17] out[18] out[19]
+out[1] out[20] out[21] out[22] out[23] out[24] out[25] out[26] out[27]
+out[28] out[29] out[2] out[30] out[31] out[32] out[33] out[34] out[35]
+inE[7] inE[8] inE[9] od[10] od[11] od[12] od[13] od[14] od[15] od[16] od[17]
+od[18] od[19] od[1] od[20] od[21] od[22] od[23] od[24] od[25] od[26] od[27]
+od[28] od[29] od[2] od[30] od[31] od[32] od[33] od[34] od[35] od[36] od[3]
-+od[4] od[5] od[6] od[7] od[8] od[9] mc out[10] out[11] out[12] out[13]
++od[4] od[5] od[6] od[7] od[8] od[9] mc olcNZ out[10] out[11] out[12] out[13]
+out[14] out[15] out[16] out[17] out[18] out[19] out[1] out[20] out[21]
+out[22] out[23] out[24] out[25] out[26] out[27] out[28] out[29] out[2]
+out[30] out[31] out[32] out[33] out[34] out[35] out[36] out[3] out[4] out[5]
+inE[17] inE[18] inE[19] inE[1] inE[20] inE[21] inE[22] inE[23] inE[24]
+inE[25] inE[26] inE[27] inE[28] inE[29] inE[2] inE[30] inE[31] inE[32]
+inE[33] inE[34] inE[35] inE[36] inE[3] inE[4] inE[5] inE[6] inE[7] inE[8]
-+inE[9] mc od[15] od[16] od[17] od[18] od[19] od[20] outm1[1] outm1[20]
++inE[9] mc od[15] od[16] od[17] od[18] od[19] od[20] olcNZ outm1[1] outm1[20]
+outm1[22] outm1[23] outm1[24] outm1[25] outm1[26] outm1[27] outm1[2] outm1[3]
+outm1[4] outm1[5] outm1[6] outm1[8] pout[10] pout[11] pout[12] pout[13]
+pout[14] pout[15] pout[16] pout[17] pout[18] pout[1] pout[2] pout[3] pout[4]
+outm1[20] m1[21] outm1[22] outm1[23] outm1[24] outm1[25] outm1[26] outm1[27]
+m1[28] m1[29] outm1[2] m1[30] m1[31] m1[32] m1[33] m1[34] m1[35] m1[36]
+outm1[3] outm1[4] outm1[5] outm1[6] m1[7] outm1[8] m1[9] mc od[15] od[16]
-+od[17] od[18] od[19] od[20] rq[10] rq[11] rq[12] rq[13] rq[14] rq[15] rq[16]
-+rq[17] rq[18] rq[19] rq[1] rq[20] rq[21] rq[22] rq[23] rq[24] rq[25] rq[26]
-+rq[27] rq[28] rq[29] rq[2] rq[30] rq[31] rq[32] rq[33] rq[34] rq[35] rq[36]
-+rq[3] rq[4] rq[5] rq[6] rq[7] rq[8] rq[9] net@149 rd[F] rd[T] sin net@253
-+odRQstageD
++od[17] od[18] od[19] od[20] olcNZ rq[10] rq[11] rq[12] rq[13] rq[14] rq[15]
++rq[16] rq[17] rq[18] rq[19] rq[1] rq[20] rq[21] rq[22] rq[23] rq[24] rq[25]
++rq[26] rq[27] rq[28] rq[29] rq[2] rq[30] rq[31] rq[32] rq[33] rq[34] rq[35]
++rq[36] rq[3] rq[4] rq[5] rq[6] rq[7] rq[8] rq[9] net@149 rd[F] rd[T] sin
++net@253 odRQstageD
Xsplit10@0 clS[F] clS[T] cl[F] cl[T] rq[10] rq[11] rq[12] rq[13] rq[14]
+rq[15] rq[16] rq[17] rq[18] rq[19] rq[1] rq[20] rq[21] rq[22] rq[23] rq[24]
+rq[25] rq[26] rq[27] rq[28] rq[29] rq[2] rq[30] rq[31] rq[32] rq[33] rq[34]
+inE[14] inE[15] inE[16] inE[17] inE[18] inE[19] inE[1] inE[20] inE[21]
+inE[22] inE[23] inE[24] inE[25] inE[26] inE[27] inE[28] inE[29] inE[2]
+inE[30] inE[31] inE[32] inE[33] inE[34] inE[35] inE[36] inE[3] inE[4] inE[5]
-+inE[6] inE[7] inE[8] inE[9] in[C] loadC[T] mc olcNZ pred[D] pred[T] rd[F]
-+rd[T] sin sout succ[D] succ[T] torp
++inE[6] inE[7] inE[8] inE[9] in[C] loadC[T] mc pred[D] pred[T] rd[F] rd[T] sin
++sout succ[D] succ[T] torp
XbitAssig@0 bitAssignments
XmoveLit@0 clS[F] clS[T] cl[F] cl[T] do[L] do[M] fire[L] fire[M] fire[T]
+net@332 mc odx[15] odx[16] odx[18] odx[19] odx[20] pred[D] pred[T] rd[F]
+inE[17] inE[18] inE[19] inE[1] inE[20] inE[21] inE[22] inE[23] inE[24]
+inE[25] inE[26] inE[27] inE[28] inE[29] inE[2] inE[30] inE[31] inE[32]
+inE[33] inE[34] inE[35] inE[36] inE[3] inE[4] inE[5] inE[6] inE[7] inE[8]
-+inE[9] mc od[15] od[16] od[17] od[18] od[19] od[20] m1s[1] m1s[20] m1s[22]
-+m1s[23] m1s[24] m1s[25] m1s[26] m1s[27] m1s[2] m1s[3] m1s[4] m1s[5] m1s[6]
-+m1s[8] pout[10] pout[11] pout[12] pout[13] pout[14] pout[15] pout[16]
++inE[9] mc od[15] od[16] od[17] od[18] od[19] od[20] net@393 m1s[1] m1s[20]
++m1s[22] m1s[23] m1s[24] m1s[25] m1s[26] m1s[27] m1s[2] m1s[3] m1s[4] m1s[5]
++m1s[6] m1s[8] pout[10] pout[11] pout[12] pout[13] pout[14] pout[15] pout[16]
+pout[17] pout[18] pout[1] pout[2] pout[3] pout[4] pout[5] pout[6] pout[7]
+pout[8] pout[9] rd[F] rd[T] sin net@377 ringFIFO
XskipCoun@0 clS[F] clS[T] cl[F] cl[T] net@304 net@295 fire[ODE] fire[m1]
+fire[m2] fire[M] ilc[done] inA[1] inA[2] inA[3] inA[4] inA[5] inA[6] m1d[1]
+m1d[2] m1d[3] m1d[4] m1d[5] m1d[6] m1d[8] pout[10] pout[11] pout[12] pout[13]
+pout[14] pout[15] pout[16] pout[17] pout[18] pout[1] pout[2] pout[3] pout[4]
-+pout[5] pout[6] pout[7] pout[8] pout[9] in[C] kill loadC[T] mc olcNZ rd[F]
++pout[5] pout[6] pout[7] pout[8] pout[9] in[C] kill loadC[T] mc net@393 rd[F]
+rd[T] m1d[24] m1d[26] m1d[25] m1d[22] m1d[27] m1d[23] m1d[20] net@378 net@376
+skipCount
Xwire90@0 wire90@0_a pout[1] wire90-2416_4-layer_1-width_4
+instr2[24] instr2[25] instr2[26] instr2[27] instr2[28] instr2[29] instr2[2]
+instr2[30] instr2[31] instr2[32] instr2[33] instr2[34] instr2[35] instr2[36]
+instr2[3] instr2[4] instr2[5] instr2[6] instr2[7] instr2[8] instr2[9]
-+ship[38] vdd net@43[0] ringSkip@1_olcNZ pred[D] pred[T] net@43[1] net@43[2]
-+sin scan1 ship[S] succ[T] net@55 ringSkipMoveLit
++ship[38] vdd net@43[0] pred[D] pred[T] net@43[1] net@43[2] sin scan1 ship[S]
++succ[T] net@55 ringSkipMoveLit
XscanConv@0 net@43[3] net@43[4] net@43[5] net@43[6] net@43[0] sir[2] sir[3]
+sir[4] sir[5] sir[6] sir[7] sir[8] sir[9] net@43[1] net@43[2] scanConverter
XtorpedoS@0 instr[47] instr[48] instr[49] instr[50] instr[51] instr[38]