chips/marina/electric/fillM.delib/fillAll1x5vdd.lay

   1 HfillM|8.10k
   2
   3 # Cell fillAll1x5vdd;1{lay}
   4 CfillAll1x5vdd;1{lay}||cmos90|1239558376254|1244116261902||DRC_last_good_drc_bit()I10|DRC_last_good_drc_date()G1244122072408
   5 Ngeneric:Facet-Center|art@0||0|0||||AV
   6 IfillAllVDDctr;1{lay}|fillAllV@0||0|0|||D5G4;
   7 IfillAllVDDctr;1{lay}|fillAllV@3||0|-288|||D5G4;
   8 IfillAllVDDctr;1{lay}|fillAllV@4||0|-144|||D5G4;
   9 IfillAllVDDctr;1{lay}|fillAllV@5||0|144|||D5G4;
  10 IfillAllVDDctr;1{lay}|fillAllV@6||0|288|||D5G4;
  11 Ametal-9|net@3|||S900|fillAllV@4|vdd_1|-54|-216|fillAllV@3|vdd|-54|-216
  12 Ametal-9|net@12|||S900|fillAllV@3|gnd|-18|-216|fillAllV@4|gnd_1|-18|-216
  13 Ametal-9|net@13|||S900|fillAllV@3|gnd_2|18|-216|fillAllV@4|gnd_3|18|-216
  14 Ametal-9|net@14|||S900|fillAllV@3|vdd_2|54|-216|fillAllV@4|vdd_3|54|-216
  15 Ametal-9|net@21|||S900|fillAllV@6|vdd_1|-54|216|fillAllV@5|vdd|-54|216
  16 Ametal-9|net@22|||S900|fillAllV@0|gnd_1|-18|-72|fillAllV@4|gnd|-18|-72
  17 Ametal-9|net@23|||S900|fillAllV@0|gnd_3|18|-72|fillAllV@4|gnd_2|18|-72
  18 Ametal-9|net@24|||S900|fillAllV@4|vdd|-54|-72|fillAllV@0|vdd_1|-54|-72
  19 Ametal-9|net@25|||S900|fillAllV@0|vdd_3|54|-72|fillAllV@4|vdd_2|54|-72
  20 Ametal-9|net@26|||S900|fillAllV@0|gnd|-18|72|fillAllV@5|gnd_1|-18|72
  21 Ametal-9|net@27|||S900|fillAllV@0|gnd_2|18|72|fillAllV@5|gnd_3|18|72
  22 Ametal-9|net@28|||S900|fillAllV@5|gnd|-18|216|fillAllV@6|gnd_1|-18|216
  23 Ametal-9|net@29|||S900|fillAllV@5|gnd_2|18|216|fillAllV@6|gnd_3|18|216
  24 Ametal-9|net@30|||S900|fillAllV@5|vdd_2|54|216|fillAllV@6|vdd_3|54|216
  25 Ametal-9|net@31|||S900|fillAllV@0|vdd_2|54|72|fillAllV@5|vdd_3|54|72
  26 Ametal-9|net@32|||S900|fillAllV@5|vdd_1|-54|72|fillAllV@0|vdd|-54|72
  27 Ametal-3|net@34|||S900|fillAllV@4|vdd_8|0|-72|fillAllV@0|vdd_13|0|-72
  28 Ametal-3|net@35|||S900|fillAllV@6|vdd_13|0|216|fillAllV@5|vdd_8|0|216
  29 Ametal-3|net@38|||S900|fillAllV@4|vdd_13|0|-216|fillAllV@3|vdd_8|0|-216
  30 Ametal-3|net@41|||S900|fillAllV@0|vdd_8|0|72|fillAllV@5|vdd_13|0|72
  31 Egnd||D5G5;|fillAllV@6|gnd|G
  32 Egnd_1||D5G5;|fillAllV@3|gnd_1|G
  33 Egnd_2||D5G5;|fillAllV@6|gnd_2|G
  34 Egnd_3||D5G5;|fillAllV@3|gnd_3|G
  35 Egnd_4||D5G5;|fillAllV@0|gnd_4|G
  36 Egnd_5||D5G5;|fillAllV@0|gnd_5|G
  37 Egnd_6||D5G5;|fillAllV@0|gnd_6|G
  38 Egnd_11||D5G5;|fillAllV@3|gnd_4|G
  39 Egnd_12||D5G5;|fillAllV@3|gnd_6|G
  40 Egnd_13||D5G5;|fillAllV@4|gnd_4|G
  41 Egnd_14||D5G5;|fillAllV@4|gnd_6|G
  42 Egnd_15||D5G5;|fillAllV@5|gnd_4|G
  43 Egnd_16||D5G5;|fillAllV@5|gnd_6|G
  44 Egnd_17||D5G5;|fillAllV@6|gnd_4|G
  45 Egnd_18||D5G5;|fillAllV@6|gnd_6|G
  46 Egnd_23||D5G5;|fillAllV@0|gnd_7|G
  47 Egnd_28||D5G5;|fillAllV@3|gnd_5|G
  48 Egnd_29||D5G5;|fillAllV@3|gnd_7|G
  49 Egnd_30||D5G5;|fillAllV@4|gnd_5|G
  50 Egnd_31||D5G5;|fillAllV@4|gnd_7|G
  51 Egnd_32||D5G5;|fillAllV@5|gnd_5|G
  52 Egnd_33||D5G5;|fillAllV@5|gnd_7|G
  53 Egnd_34||D5G5;|fillAllV@6|gnd_5|G
  54 Egnd_35||D5G5;|fillAllV@6|gnd_7|G
  55 Evdd||D5G5;|fillAllV@6|vdd|P
  56 Evdd_1||D5G5;|fillAllV@3|vdd_1|P
  57 Evdd_2||D5G5;|fillAllV@6|vdd_2|P
  58 Evdd_3||D5G5;|fillAllV@3|vdd_3|P
  59 Evdd_4||D5G5;|fillAllV@0|vdd_4|P
  60 Evdd_5||D5G5;|fillAllV@0|vdd_5|P
  61 Evdd_6||D5G5;|fillAllV@0|vdd_6|P
  62 Evdd_8||D5G5;|fillAllV@6|vdd_8|P
  63 Evdd_9||D5G5;|fillAllV@3|vdd_13|P
  64 Evdd_11||D5G5;|fillAllV@3|vdd_4|P
  65 Evdd_12||D5G5;|fillAllV@3|vdd_6|P
  66 Evdd_13||D5G5;|fillAllV@4|vdd_4|P
  67 Evdd_14||D5G5;|fillAllV@4|vdd_6|P
  68 Evdd_15||D5G5;|fillAllV@5|vdd_4|P
  69 Evdd_16||D5G5;|fillAllV@5|vdd_6|P
  70 Evdd_17||D5G5;|fillAllV@6|vdd_4|P
  71 Evdd_18||D5G5;|fillAllV@6|vdd_6|P
  72 Evdd_23||D5G5;|fillAllV@0|vdd_7|P
  73 Evdd_29||D5G5;|fillAllV@3|vdd_5|P
  74 Evdd_30||D5G5;|fillAllV@3|vdd_7|P
  75 Evdd_31||D5G5;|fillAllV@4|vdd_5|P
  76 Evdd_32||D5G5;|fillAllV@4|vdd_7|P
  77 Evdd_33||D5G5;|fillAllV@5|vdd_5|P
  78 Evdd_34||D5G5;|fillAllV@5|vdd_7|P
  79 Evdd_35||D5G5;|fillAllV@6|vdd_5|P
  80 Evdd_36||D5G5;|fillAllV@6|vdd_7|P
  81 X