src/edu/berkeley/fleet/fpga/ddr2/ddr2_chipscope.v

   1 //*****************************************************************************
   2 // DISCLAIMER OF LIABILITY
   3 //
   4 // This text/file contains proprietary, confidential
   5 // information of Xilinx, Inc., is distributed under license
   6 // from Xilinx, Inc., and may be used, copied and/or
   7 // disclosed only pursuant to the terms of a valid license
   8 // agreement with Xilinx, Inc. Xilinx hereby grants you a
   9 // license to use this text/file solely for design, simulation,
  10 // implementation and creation of design files limited
  11 // to Xilinx devices or technologies. Use with non-Xilinx
  12 // devices or technologies is expressly prohibited and
  13 // immediately terminates your license unless covered by
  14 // a separate agreement.
  15 //
  16 // Xilinx is providing this design, code, or information
  17 // "as-is" solely for use in developing programs and
  18 // solutions for Xilinx devices, with no obligation on the
  19 // part of Xilinx to provide support. By providing this design,
  20 // code, or information as one possible implementation of
  21 // this feature, application or standard, Xilinx is making no
  22 // representation that this implementation is free from any
  23 // claims of infringement. You are responsible for
  24 // obtaining any rights you may require for your implementation.
  25 // Xilinx expressly disclaims any warranty whatsoever with
  26 // respect to the adequacy of the implementation, including
  27 // but not limited to any warranties or representations that this
  28 // implementation is free from claims of infringement, implied
  29 // warranties of merchantability or fitness for a particular
  30 // purpose.
  31 //
  32 // Xilinx products are not intended for use in life support
  33 // appliances, devices, or systems. Use in such applications is
  34 // expressly prohibited.
  35 //
  36 // Any modifications that are made to the Source Code are
  37 // done at the users sole risk and will be unsupported.
  38 //
  39 // Copyright (c) 2006-2007 Xilinx, Inc. All rights reserved.
  40 //
  41 // This copyright and support notice must be retained as part
  42 // of this text at all times.
  43 //*****************************************************************************
  44 //   ____  ____
  45 //  /   /\/   /
  46 // /___/  \  /    Vendor: Xilinx
  47 // \   \   \/     Version: 2.3
  48 //  \   \         Application: MIG
  49 //  /   /         Filename: ddr2_chipscope.v
  50 // /___/   /\     Date Last Modified: $Data$
  51 // \   \  /  \    Date Created: 9/14/06
  52 //  \___\/\___\
  53 //
  54 //Device: Virtex-5
  55 //Purpose:
  56 //   Skeleton Chipscope module declarations - for simulation only
  57 //Reference:
  58 //Revision History:
  59 //
  60 //*****************************************************************************
  61
  62 `timescale 1ns/1ps
  63
  64 module icon4
  65   (
  66       control0,
  67       control1,
  68       control2,
  69       control3
  70   )
  71   /* synthesis syn_black_box syn_noprune = 1 */;
  72   output [35:0] control0;
  73   output [35:0] control1;
  74   output [35:0] control2;
  75   output [35:0] control3;
  76 endmodule
  77
  78 module vio_async_in192
  79   (
  80     control,
  81     async_in
  82   )
  83   /* synthesis syn_black_box syn_noprune = 1 */;
  84   input  [35:0] control;
  85   input  [191:0] async_in;
  86 endmodule
  87
  88 module vio_async_in96
  89   (
  90     control,
  91     async_in
  92   )
  93   /* synthesis syn_black_box syn_noprune = 1 */;
  94   input  [35:0] control;
  95   input  [95:0] async_in;
  96 endmodule
  97
  98 module vio_async_in100
  99   (
 100     control,
 101     async_in
 102   )
 103   /* synthesis syn_black_box syn_noprune = 1 */;
 104   input  [35:0] control;
 105   input  [99:0] async_in;
 106 endmodule
 107
 108 module vio_sync_out32
 109   (
 110     control,
 111     clk,
 112     sync_out
 113   )
 114   /* synthesis syn_black_box syn_noprune = 1 */;
 115   input  [35:0] control;
 116   input  clk;
 117   output [31:0] sync_out;
 118 endmodule