src/edu/berkeley/fleet/fpga/fifo.inc

   1
   2     input clk;
   3     input rst;
   4     wire fifostage_3_in_a;
   5 wire fifostage_3_in_r;
   6 wire   [47:0]fifostage_3_in;
   7
   8     wire fifostage_6_out_r;
   9 wire [47:0]fifostage_6_out;
  10 wire fifostage_6_out_a;
  11
  12     wire fifostage_0_in_a;
  13 wire fifostage_0_in_r;
  14 wire   [47:0]fifostage_0_in;
  15
  16     wire fifostage_1_out_r;
  17 wire [47:0]fifostage_1_out;
  18 wire fifostage_1_out_a;
  19
  20     wire fifostage_3_out_r;
  21 wire [47:0]fifostage_3_out;
  22 wire fifostage_3_out_a;
  23
  24     wire fifostage_4_out_r;
  25 wire [47:0]fifostage_4_out;
  26 wire fifostage_4_out_a;
  27
  28     wire fifostage_2_in_a;
  29 wire fifostage_2_in_r;
  30 wire   [47:0]fifostage_2_in;
  31
  32     wire fifostage_7_out_r;
  33 wire [47:0]fifostage_7_out;
  34 wire fifostage_7_out_a;
  35
  36     output out_r_;
  37 input out_a;
  38 output [47:0]out_;
  39 wire out_r;
  40 wire   [47:0]out;
  41
  42     wire fifostage_7_in_a;
  43 wire fifostage_7_in_r;
  44 wire   [47:0]fifostage_7_in;
  45
  46     wire fifostage_0_out_r;
  47 wire [47:0]fifostage_0_out;
  48 wire fifostage_0_out_a;
  49
  50     wire fifostage_1_in_a;
  51 wire fifostage_1_in_r;
  52 wire   [47:0]fifostage_1_in;
  53
  54     wire fifostage_2_out_r;
  55 wire [47:0]fifostage_2_out;
  56 wire fifostage_2_out_a;
  57
  58     wire fifostage_6_in_a;
  59 wire fifostage_6_in_r;
  60 wire   [47:0]fifostage_6_in;
  61
  62     wire fifostage_4_in_a;
  63 wire fifostage_4_in_r;
  64 wire   [47:0]fifostage_4_in;
  65
  66     input in_r;
  67 output in_a_;
  68 input [47:0]in;
  69 wire in_a;
  70
  71     wire fifostage_5_in_a;
  72 wire fifostage_5_in_r;
  73 wire   [47:0]fifostage_5_in;
  74
  75     wire fifostage_5_out_r;
  76 wire [47:0]fifostage_5_out;
  77 wire fifostage_5_out_a;
  78
  79
  80     assign fifostage_7_in_r = fifostage_6_out_r;
  81 assign fifostage_6_out_a = fifostage_7_in_a;
  82 assign fifostage_7_in   = fifostage_6_out;
  83
  84
  85     assign fifostage_2_in_r = fifostage_1_out_r;
  86 assign fifostage_1_out_a = fifostage_2_in_a;
  87 assign fifostage_2_in   = fifostage_1_out;
  88
  89     assign fifostage_4_in_r = fifostage_3_out_r;
  90 assign fifostage_3_out_a = fifostage_4_in_a;
  91 assign fifostage_4_in   = fifostage_3_out;
  92
  93     assign fifostage_5_in_r = fifostage_4_out_r;
  94 assign fifostage_4_out_a = fifostage_5_in_a;
  95 assign fifostage_5_in   = fifostage_4_out;
  96
  97
  98     assign out_r = fifostage_7_out_r;
  99 assign fifostage_7_out_a = out_a;
 100 assign out   = fifostage_7_out;
 101
 102     assign out_r_ = out_r;
 103 assign out_ = out;
 104
 105
 106     assign fifostage_1_in_r = fifostage_0_out_r;
 107 assign fifostage_0_out_a = fifostage_1_in_a;
 108 assign fifostage_1_in   = fifostage_0_out;
 109
 110
 111     assign fifostage_3_in_r = fifostage_2_out_r;
 112 assign fifostage_2_out_a = fifostage_3_in_a;
 113 assign fifostage_3_in   = fifostage_2_out;
 114
 115
 116
 117     assign in_a_ = in_a;
 118 assign fifostage_0_in_r = in_r;
 119 assign in_a = fifostage_0_in_a;
 120 assign fifostage_0_in   = in;
 121
 122
 123     assign fifostage_6_in_r = fifostage_5_out_r;
 124 assign fifostage_5_out_a = fifostage_6_in_a;
 125 assign fifostage_6_in   = fifostage_5_out;
 126
 127   fifostage fifostage_6(clk, rst
 128 , fifostage_6_in_r, fifostage_6_in_a, fifostage_6_in
 129 , fifostage_6_out_r, fifostage_6_out_a, fifostage_6_out
 130    );
 131   fifostage fifostage_0(clk, rst
 132 , fifostage_0_in_r, fifostage_0_in_a, fifostage_0_in
 133 , fifostage_0_out_r, fifostage_0_out_a, fifostage_0_out
 134    );
 135   fifostage fifostage_3(clk, rst
 136 , fifostage_3_in_r, fifostage_3_in_a, fifostage_3_in
 137 , fifostage_3_out_r, fifostage_3_out_a, fifostage_3_out
 138    );
 139   fifostage fifostage_7(clk, rst
 140 , fifostage_7_in_r, fifostage_7_in_a, fifostage_7_in
 141 , fifostage_7_out_r, fifostage_7_out_a, fifostage_7_out
 142    );
 143   fifostage fifostage_5(clk, rst
 144 , fifostage_5_in_r, fifostage_5_in_a, fifostage_5_in
 145 , fifostage_5_out_r, fifostage_5_out_a, fifostage_5_out
 146    );
 147   fifostage fifostage_4(clk, rst
 148 , fifostage_4_in_r, fifostage_4_in_a, fifostage_4_in
 149 , fifostage_4_out_r, fifostage_4_out_a, fifostage_4_out
 150    );
 151   fifostage fifostage_2(clk, rst
 152 , fifostage_2_in_r, fifostage_2_in_a, fifostage_2_in
 153 , fifostage_2_out_r, fifostage_2_out_a, fifostage_2_out
 154    );
 155   fifostage fifostage_1(clk, rst
 156 , fifostage_1_in_r, fifostage_1_in_a, fifostage_1_in
 157 , fifostage_1_out_r, fifostage_1_out_a, fifostage_1_out
 158    );
 159
 160 always @(posedge clk) begin
 161   if (!rst) begin
 162   end else begin
 163     begin end
 164     end
 165   end
 166
 167 endmodule