migrate jelib->delib

[fleet.git] / chips / marina / electric / fillM.delib / fillAll1x4vdd.lay

diff --git a/chips/marina/electric/fillM.delib/fillAll1x4vdd.lay b/chips/marina/electric/fillM.delib/fillAll1x4vdd.lay
new file mode 100644 (file)
index 0000000..c8d3e88
--- /dev/null
+++ b/chips/marina/electric/fillM.delib/fillAll1x4vdd.lay
@@ -0,0 +1,67 @@
+HfillM|8.10k
+
+# Cell fillAll1x4vdd;1{lay}
+CfillAll1x4vdd;1{lay}||cmos90|1239558376254|1244072956836||DRC_last_good_drc_bit()I10|DRC_last_good_drc_date()G1244072976899
+Ngeneric:Facet-Center|art@0||0|0||||AV
+IfillAllVDDctr;1{lay}|fillAllV@0||0|-72|||D5G4;
+IfillAllVDDctr;1{lay}|fillAllV@4||0|-216|||D5G4;
+IfillAllVDDctr;1{lay}|fillAllV@5||0|72|||D5G4;
+IfillAllVDDctr;1{lay}|fillAllV@6||0|216|||D5G4;
+Ametal-9|net@21|||S900|fillAllV@6|vdd_1|-54|144|fillAllV@5|vdd|-54|144
+Ametal-9|net@22|||S900|fillAllV@0|gnd_1|-18|-144|fillAllV@4|gnd|-18|-144
+Ametal-9|net@23|||S900|fillAllV@0|gnd_3|18|-144|fillAllV@4|gnd_2|18|-144
+Ametal-9|net@24|||S900|fillAllV@4|vdd|-54|-144|fillAllV@0|vdd_1|-54|-144
+Ametal-9|net@25|||S900|fillAllV@0|vdd_3|54|-144|fillAllV@4|vdd_2|54|-144
+Ametal-9|net@26|||S900|fillAllV@0|gnd|-18|0|fillAllV@5|gnd_1|-18|0
+Ametal-9|net@27|||S900|fillAllV@0|gnd_2|18|0|fillAllV@5|gnd_3|18|0
+Ametal-9|net@28|||S900|fillAllV@5|gnd|-18|144|fillAllV@6|gnd_1|-18|144
+Ametal-9|net@29|||S900|fillAllV@5|gnd_2|18|144|fillAllV@6|gnd_3|18|144
+Ametal-9|net@30|||S900|fillAllV@5|vdd_2|54|144|fillAllV@6|vdd_3|54|144
+Ametal-9|net@31|||S900|fillAllV@0|vdd_2|54|0|fillAllV@5|vdd_3|54|0
+Ametal-9|net@32|||S900|fillAllV@5|vdd_1|-54|0|fillAllV@0|vdd|-54|0
+Ametal-3|net@34|||S900|fillAllV@4|vdd_8|0|-144|fillAllV@0|vdd_13|0|-144
+Ametal-3|net@35|||S900|fillAllV@6|vdd_13|0|144|fillAllV@5|vdd_8|0|144
+Ametal-3|net@41|||S900|fillAllV@0|vdd_8|0|0|fillAllV@5|vdd_13|0|0
+Egnd_4|gnd|D5G5;|fillAllV@0|gnd_4|G
+Egnd_5|gnd_1|D5G5;|fillAllV@0|gnd_5|G
+Egnd_6|gnd_2|D5G5;|fillAllV@0|gnd_6|G
+Egnd_13|gnd_3|D5G5;|fillAllV@4|gnd_4|G
+Egnd_14|gnd_4|D5G5;|fillAllV@4|gnd_6|G
+Egnd_15|gnd_5|D5G5;|fillAllV@5|gnd_4|G
+Egnd_16|gnd_6|D5G5;|fillAllV@5|gnd_6|G
+Egnd_17|gnd_7|D5G5;|fillAllV@6|gnd_4|G
+Egnd_18|gnd_8|D5G5;|fillAllV@6|gnd_6|G
+Egnd_23|gnd_9|D5G5;|fillAllV@0|gnd_7|G
+Egnd_30|gnd_10|D5G5;|fillAllV@4|gnd_5|G
+Egnd_31|gnd_11|D5G5;|fillAllV@4|gnd_7|G
+Egnd_32|gnd_12|D5G5;|fillAllV@5|gnd_5|G
+Egnd_33|gnd_13|D5G5;|fillAllV@5|gnd_7|G
+Egnd_34|gnd_14|D5G5;|fillAllV@6|gnd_5|G
+Egnd_35|gnd_15|D5G5;|fillAllV@6|gnd_7|G
+Egnd_16@274179516|gnd_16|D5G5;|fillAllV@4|gnd_1|G
+Egnd_17@175376903|gnd_17|D5G5;|fillAllV@4|gnd_3|G
+Egnd_18@1021620747|gnd_18|D5G5;|fillAllV@6|gnd|G
+Egnd_19||D5G5;|fillAllV@6|gnd_2|G
+Evdd_4|vdd|D5G5;|fillAllV@0|vdd_4|P
+Evdd_5|vdd_1|D5G5;|fillAllV@0|vdd_5|P
+Evdd_6|vdd_2|D5G5;|fillAllV@0|vdd_6|P
+Evdd_13|vdd_3|D5G5;|fillAllV@4|vdd_4|P
+Evdd_14|vdd_4|D5G5;|fillAllV@4|vdd_6|P
+Evdd_15|vdd_5|D5G5;|fillAllV@5|vdd_4|P
+Evdd_16|vdd_6|D5G5;|fillAllV@5|vdd_6|P
+Evdd_17|vdd_7|D5G5;|fillAllV@6|vdd_4|P
+Evdd_18|vdd_8|D5G5;|fillAllV@6|vdd_6|P
+Evdd_23|vdd_9|D5G5;|fillAllV@0|vdd_7|P
+Evdd_31|vdd_10|D5G5;|fillAllV@4|vdd_5|P
+Evdd_32|vdd_11|D5G5;|fillAllV@4|vdd_7|P
+Evdd_33|vdd_12|D5G5;|fillAllV@5|vdd_5|P
+Evdd_34|vdd_13|D5G5;|fillAllV@5|vdd_7|P
+Evdd_35|vdd_14|D5G5;|fillAllV@6|vdd_5|P
+Evdd_36|vdd_15|D5G5;|fillAllV@6|vdd_7|P
+Evdd_16@703111188|vdd_16|D5G5;|fillAllV@4|vdd_1|P
+Evdd_17@1047999855|vdd_17|D5G5;|fillAllV@4|vdd_3|P
+Evdd_18@374582011|vdd_18|D5G5;|fillAllV@4|vdd_13|P
+Evdd_19||D5G5;|fillAllV@6|vdd|P
+Evdd_20||D5G5;|fillAllV@6|vdd_2|P
+Evdd_21||D5G5;|fillAllV@6|vdd_8|P
+X