migrate jelib->delib

[fleet.git] / chips / marina / electric / fillM.delib / fillAll1x6vdd.lay

diff --git a/chips/marina/electric/fillM.delib/fillAll1x6vdd.lay b/chips/marina/electric/fillM.delib/fillAll1x6vdd.lay
new file mode 100644 (file)
index 0000000..19db255
--- /dev/null
+++ b/chips/marina/electric/fillM.delib/fillAll1x6vdd.lay
@@ -0,0 +1,95 @@
+HfillM|8.10k
+
+# Cell fillAll1x6vdd;1{lay}
+CfillAll1x6vdd;1{lay}||cmos90|1239558376254|1244130823643||DRC_last_good_drc_bit()I10|DRC_last_good_drc_date()G1244205485973
+Ngeneric:Facet-Center|art@0||0|0||||AV
+IfillAllVDDctr;1{lay}|fillAllV@0||0|72|||D5G4;
+IfillAllVDDctr;1{lay}|fillAllV@2||0|-360|||D5G4;
+IfillAllVDDctr;1{lay}|fillAllV@3||0|-216|||D5G4;
+IfillAllVDDctr;1{lay}|fillAllV@4||0|-72|||D5G4;
+IfillAllVDDctr;1{lay}|fillAllV@5||0|216|||D5G4;
+IfillAllVDDctr;1{lay}|fillAllV@6||0|360|||D5G4;
+Ametal-9|net@2|||S900|fillAllV@3|vdd_1|-54|-288|fillAllV@2|vdd|-54|-288
+Ametal-9|net@3|||S900|fillAllV@4|vdd_1|-54|-144|fillAllV@3|vdd|-54|-144
+Ametal-9|net@9|||S900|fillAllV@2|gnd|-18|-288|fillAllV@3|gnd_1|-18|-288
+Ametal-9|net@10|||S900|fillAllV@2|gnd_2|18|-288|fillAllV@3|gnd_3|18|-288
+Ametal-9|net@11|||S900|fillAllV@2|vdd_2|54|-288|fillAllV@3|vdd_3|54|-288
+Ametal-9|net@12|||S900|fillAllV@3|gnd|-18|-144|fillAllV@4|gnd_1|-18|-144
+Ametal-9|net@13|||S900|fillAllV@3|gnd_2|18|-144|fillAllV@4|gnd_3|18|-144
+Ametal-9|net@14|||S900|fillAllV@3|vdd_2|54|-144|fillAllV@4|vdd_3|54|-144
+Ametal-9|net@21|||S900|fillAllV@6|vdd_1|-54|288|fillAllV@5|vdd|-54|288
+Ametal-9|net@22|||S900|fillAllV@0|gnd_1|-18|0|fillAllV@4|gnd|-18|0
+Ametal-9|net@23|||S900|fillAllV@0|gnd_3|18|0|fillAllV@4|gnd_2|18|0
+Ametal-9|net@24|||S900|fillAllV@4|vdd|-54|0|fillAllV@0|vdd_1|-54|0
+Ametal-9|net@25|||S900|fillAllV@0|vdd_3|54|0|fillAllV@4|vdd_2|54|0
+Ametal-9|net@26|||S900|fillAllV@0|gnd|-18|144|fillAllV@5|gnd_1|-18|144
+Ametal-9|net@27|||S900|fillAllV@0|gnd_2|18|144|fillAllV@5|gnd_3|18|144
+Ametal-9|net@28|||S900|fillAllV@5|gnd|-18|288|fillAllV@6|gnd_1|-18|288
+Ametal-9|net@29|||S900|fillAllV@5|gnd_2|18|288|fillAllV@6|gnd_3|18|288
+Ametal-9|net@30|||S900|fillAllV@5|vdd_2|54|288|fillAllV@6|vdd_3|54|288
+Ametal-9|net@31|||S900|fillAllV@0|vdd_2|54|144|fillAllV@5|vdd_3|54|144
+Ametal-9|net@32|||S900|fillAllV@5|vdd_1|-54|144|fillAllV@0|vdd|-54|144
+Ametal-3|net@34|||S900|fillAllV@4|vdd_8|0|0|fillAllV@0|vdd_13|0|0
+Ametal-3|net@35|||S900|fillAllV@6|vdd_13|0|288|fillAllV@5|vdd_8|0|288
+Ametal-3|net@37|||S900|fillAllV@3|vdd_13|0|-288|fillAllV@2|vdd_8|0|-288
+Ametal-3|net@38|||S900|fillAllV@4|vdd_13|0|-144|fillAllV@3|vdd_8|0|-144
+Ametal-3|net@41|||S900|fillAllV@0|vdd_8|0|144|fillAllV@5|vdd_13|0|144
+Egnd||D5G5;|fillAllV@6|gnd|G
+Egnd_1||D5G5;|fillAllV@2|gnd_1|G
+Egnd_2||D5G5;|fillAllV@6|gnd_2|G
+Egnd_3||D5G5;|fillAllV@2|gnd_3|G
+Egnd_4||D5G5;|fillAllV@0|gnd_4|G
+Egnd_5||D5G5;|fillAllV@0|gnd_5|G
+Egnd_6||D5G5;|fillAllV@0|gnd_6|G
+Egnd_9||D5G5;|fillAllV@2|gnd_4|G
+Egnd_10||D5G5;|fillAllV@2|gnd_6|G
+Egnd_11||D5G5;|fillAllV@3|gnd_4|G
+Egnd_12||D5G5;|fillAllV@3|gnd_6|G
+Egnd_13||D5G5;|fillAllV@4|gnd_4|G
+Egnd_14||D5G5;|fillAllV@4|gnd_6|G
+Egnd_15||D5G5;|fillAllV@5|gnd_4|G
+Egnd_16||D5G5;|fillAllV@5|gnd_6|G
+Egnd_17||D5G5;|fillAllV@6|gnd_4|G
+Egnd_18||D5G5;|fillAllV@6|gnd_6|G
+Egnd_23||D5G5;|fillAllV@0|gnd_7|G
+Egnd_26||D5G5;|fillAllV@2|gnd_5|G
+Egnd_27||D5G5;|fillAllV@2|gnd_7|G
+Egnd_28||D5G5;|fillAllV@3|gnd_5|G
+Egnd_29||D5G5;|fillAllV@3|gnd_7|G
+Egnd_30||D5G5;|fillAllV@4|gnd_5|G
+Egnd_31||D5G5;|fillAllV@4|gnd_7|G
+Egnd_32||D5G5;|fillAllV@5|gnd_5|G
+Egnd_33||D5G5;|fillAllV@5|gnd_7|G
+Egnd_34||D5G5;|fillAllV@6|gnd_5|G
+Egnd_35||D5G5;|fillAllV@6|gnd_7|G
+Evdd||D5G5;|fillAllV@6|vdd|P
+Evdd_1||D5G5;|fillAllV@2|vdd_1|P
+Evdd_2||D5G5;|fillAllV@6|vdd_2|P
+Evdd_3||D5G5;|fillAllV@2|vdd_3|P
+Evdd_4||D5G5;|fillAllV@0|vdd_4|P
+Evdd_5||D5G5;|fillAllV@0|vdd_5|P
+Evdd_6||D5G5;|fillAllV@0|vdd_6|P
+Evdd_8||D5G5;|fillAllV@6|vdd_8|P
+Evdd_9||D5G5;|fillAllV@2|vdd_4|P
+Evdd_10||D5G5;|fillAllV@2|vdd_6|P
+Evdd_11||D5G5;|fillAllV@3|vdd_4|P
+Evdd_12||D5G5;|fillAllV@3|vdd_6|P
+Evdd_13||D5G5;|fillAllV@4|vdd_4|P
+Evdd_14||D5G5;|fillAllV@4|vdd_6|P
+Evdd_15||D5G5;|fillAllV@5|vdd_4|P
+Evdd_16||D5G5;|fillAllV@5|vdd_6|P
+Evdd_17||D5G5;|fillAllV@6|vdd_4|P
+Evdd_18||D5G5;|fillAllV@6|vdd_6|P
+Evdd_23||D5G5;|fillAllV@0|vdd_7|P
+Evdd_27||D5G5;|fillAllV@2|vdd_5|P
+Evdd_28||D5G5;|fillAllV@2|vdd_7|P
+Evdd_29||D5G5;|fillAllV@3|vdd_5|P
+Evdd_30||D5G5;|fillAllV@3|vdd_7|P
+Evdd_31||D5G5;|fillAllV@4|vdd_5|P
+Evdd_32||D5G5;|fillAllV@4|vdd_7|P
+Evdd_33||D5G5;|fillAllV@5|vdd_5|P
+Evdd_34||D5G5;|fillAllV@5|vdd_7|P
+Evdd_35||D5G5;|fillAllV@6|vdd_5|P
+Evdd_36||D5G5;|fillAllV@6|vdd_7|P
+Evdd_37||D5G5;|fillAllV@2|vdd_13|P
+X