checkpoint
[fleet.git] / src / edu / berkeley / fleet / fpga / main.v
index cd05049..9c6fcb8 100644 (file)
@@ -19,7 +19,7 @@ module main
   assign clk = sys_clk_pin;
   wire break;
   wire rst;
-  assign rst = sys_rst_pin || break;
+  assign rst = sys_rst_pin;
 
   wire       data_to_host_full;
   wire       data_to_host_write_enable;
@@ -69,7 +69,7 @@ module main
    wire [7:0] root_in_d;
 
 
-   root my_root(clk, rst, 
+   root my_root(clk, rst && !break, 
                 root_in_r,  root_in_a,  root_in_d,
                 root_out_r, root_out_a, data_to_host);
 /*