\r
ISR(SIG_UART0_RECV) {\r
if (UCSR0A & (1 << FE0)) die(0, 0, 1);\r
- if ((UCSR0A & (1 << OR0))) die(0, 1, 1);\r
+ if ((UCSR0A & (1 << OR0))) die(1, 1, 1);\r
if (read_full()) die(1, 0, 1);\r
\r
read_buf[read_buf_tail] = UDR0;\r
send('T');\r
send('S');\r
fpga_interrupts(1);\r
- if (flag) die(1, 1, 1);\r
+ if (flag) die(0, 1, 1);\r
break;\r
\r
case 1:\r