ghc/compiler/nativeGen/MachCodeGen.hs

   1 -----------------------------------------------------------------------------
   2 --
   3 -- Generating machine code (instruction selection)
   4 --
   5 -- (c) The University of Glasgow 1996-2004
   6 --
   7 -----------------------------------------------------------------------------
   8
   9 -- This is a big module, but, if you pay attention to
  10 -- (a) the sectioning, (b) the type signatures, and
  11 -- (c) the #if blah_TARGET_ARCH} things, the
  12 -- structure should not be too overwhelming.
  13
  14 module MachCodeGen ( cmmTopCodeGen, InstrBlock ) where
  15
  16 #include "HsVersions.h"
  17 #include "nativeGen/NCG.h"
  18 #include "MachDeps.h"
  19
  20 -- NCG stuff:
  21 import MachInstrs
  22 import MachRegs
  23 import NCGMonad
  24 import PositionIndependentCode ( cmmMakeDynamicReference, initializePicBase )
  25
  26 -- Our intermediate code:
  27 import PprCmm           ( pprExpr )
  28 import Cmm
  29 import MachOp
  30 import CLabel
  31
  32 -- The rest:
  33 import StaticFlags      ( opt_PIC )
  34 import ForeignCall      ( CCallConv(..) )
  35 import OrdList
  36 import Pretty
  37 import Outputable
  38 import qualified Outputable
  39 import FastString
  40 import FastTypes        ( isFastTrue )
  41 import Constants        ( wORD_SIZE )
  42
  43 #ifdef DEBUG
  44 import Outputable       ( assertPanic )
  45 import TRACE            ( trace )
  46 #endif
  47
  48 import Control.Monad    ( mapAndUnzipM )
  49 import Maybe            ( fromJust )
  50 import DATA_BITS
  51 import DATA_WORD
  52
  53 -- -----------------------------------------------------------------------------
  54 -- Top-level of the instruction selector
  55
  56 -- | 'InstrBlock's are the insn sequences generated by the insn selectors.
  57 -- They are really trees of insns to facilitate fast appending, where a
  58 -- left-to-right traversal (pre-order?) yields the insns in the correct
  59 -- order.
  60
  61 type InstrBlock = OrdList Instr
  62
  63 cmmTopCodeGen :: CmmTop -> NatM [NatCmmTop]
  64 cmmTopCodeGen (CmmProc info lab params blocks) = do
  65   (nat_blocks,statics) <- mapAndUnzipM basicBlockCodeGen blocks
  66   picBaseMb <- getPicBaseMaybeNat
  67   let proc = CmmProc info lab params (concat nat_blocks)
  68       tops = proc : concat statics
  69   case picBaseMb of
  70       Just picBase -> initializePicBase picBase tops
  71       Nothing -> return tops
  72
  73 cmmTopCodeGen (CmmData sec dat) = do
  74   return [CmmData sec dat]  -- no translation, we just use CmmStatic
  75
  76 basicBlockCodeGen :: CmmBasicBlock -> NatM ([NatBasicBlock],[NatCmmTop])
  77 basicBlockCodeGen (BasicBlock id stmts) = do
  78   instrs <- stmtsToInstrs stmts
  79   -- code generation may introduce new basic block boundaries, which
  80   -- are indicated by the NEWBLOCK instruction.  We must split up the
  81   -- instruction stream into basic blocks again.  Also, we extract
  82   -- LDATAs here too.
  83   let
  84         (top,other_blocks,statics) = foldrOL mkBlocks ([],[],[]) instrs
  85
  86         mkBlocks (NEWBLOCK id) (instrs,blocks,statics)
  87           = ([], BasicBlock id instrs : blocks, statics)
  88         mkBlocks (LDATA sec dat) (instrs,blocks,statics)
  89           = (instrs, blocks, CmmData sec dat:statics)
  90         mkBlocks instr (instrs,blocks,statics)
  91           = (instr:instrs, blocks, statics)
  92   -- in
  93   return (BasicBlock id top : other_blocks, statics)
  94
  95 stmtsToInstrs :: [CmmStmt] -> NatM InstrBlock
  96 stmtsToInstrs stmts
  97    = do instrss <- mapM stmtToInstrs stmts
  98         return (concatOL instrss)
  99
 100 stmtToInstrs :: CmmStmt -> NatM InstrBlock
 101 stmtToInstrs stmt = case stmt of
 102     CmmNop         -> return nilOL
 103     CmmComment s   -> return (unitOL (COMMENT s))
 104
 105     CmmAssign reg src
 106       | isFloatingRep kind -> assignReg_FltCode kind reg src
 107 #if WORD_SIZE_IN_BITS==32
 108       | kind == I64        -> assignReg_I64Code      reg src
 109 #endif
 110       | otherwise          -> assignReg_IntCode kind reg src
 111         where kind = cmmRegRep reg
 112
 113     CmmStore addr src
 114       | isFloatingRep kind -> assignMem_FltCode kind addr src
 115 #if WORD_SIZE_IN_BITS==32
 116       | kind == I64      -> assignMem_I64Code      addr src
 117 #endif
 118       | otherwise        -> assignMem_IntCode kind addr src
 119         where kind = cmmExprRep src
 120
 121     CmmCall target result_regs args vols
 122        -> genCCall target result_regs args vols
 123
 124     CmmBranch id          -> genBranch id
 125     CmmCondBranch arg id  -> genCondJump id arg
 126     CmmSwitch arg ids     -> genSwitch arg ids
 127     CmmJump arg params    -> genJump arg
 128
 129 -- -----------------------------------------------------------------------------
 130 -- General things for putting together code sequences
 131
 132 -- Expand CmmRegOff.  ToDo: should we do it this way around, or convert
 133 -- CmmExprs into CmmRegOff?
 134 mangleIndexTree :: CmmExpr -> CmmExpr
 135 mangleIndexTree (CmmRegOff reg off)
 136   = CmmMachOp (MO_Add rep) [CmmReg reg, CmmLit (CmmInt (fromIntegral off) rep)]
 137   where rep = cmmRegRep reg
 138
 139 -- -----------------------------------------------------------------------------
 140 --  Code gen for 64-bit arithmetic on 32-bit platforms
 141
 142 {-
 143 Simple support for generating 64-bit code (ie, 64 bit values and 64
 144 bit assignments) on 32-bit platforms.  Unlike the main code generator
 145 we merely shoot for generating working code as simply as possible, and
 146 pay little attention to code quality.  Specifically, there is no
 147 attempt to deal cleverly with the fixed-vs-floating register
 148 distinction; all values are generated into (pairs of) floating
 149 registers, even if this would mean some redundant reg-reg moves as a
 150 result.  Only one of the VRegUniques is returned, since it will be
 151 of the VRegUniqueLo form, and the upper-half VReg can be determined
 152 by applying getHiVRegFromLo to it.
 153 -}
 154
 155 data ChildCode64        -- a.k.a "Register64"
 156    = ChildCode64
 157         InstrBlock      -- code
 158         Reg             -- the lower 32-bit temporary which contains the
 159                         -- result; use getHiVRegFromLo to find the other
 160                         -- VRegUnique.  Rules of this simplified insn
 161                         -- selection game are therefore that the returned
 162                         -- Reg may be modified
 163
 164 #if WORD_SIZE_IN_BITS==32
 165 assignMem_I64Code :: CmmExpr -> CmmExpr -> NatM InstrBlock
 166 assignReg_I64Code :: CmmReg  -> CmmExpr -> NatM InstrBlock
 167 #endif
 168
 169 #ifndef x86_64_TARGET_ARCH
 170 iselExpr64        :: CmmExpr -> NatM ChildCode64
 171 #endif
 172
 173 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
 174
 175 #if i386_TARGET_ARCH
 176
 177 assignMem_I64Code addrTree valueTree = do
 178   Amode addr addr_code <- getAmode addrTree
 179   ChildCode64 vcode rlo <- iselExpr64 valueTree
 180   let
 181         rhi = getHiVRegFromLo rlo
 182
 183         -- Little-endian store
 184         mov_lo = MOV I32 (OpReg rlo) (OpAddr addr)
 185         mov_hi = MOV I32 (OpReg rhi) (OpAddr (fromJust (addrOffset addr 4)))
 186   -- in
 187   return (vcode `appOL` addr_code `snocOL` mov_lo `snocOL` mov_hi)
 188
 189
 190 assignReg_I64Code (CmmLocal (LocalReg u_dst pk)) valueTree = do
 191    ChildCode64 vcode r_src_lo <- iselExpr64 valueTree
 192    let
 193          r_dst_lo = mkVReg u_dst I32
 194          r_dst_hi = getHiVRegFromLo r_dst_lo
 195          r_src_hi = getHiVRegFromLo r_src_lo
 196          mov_lo = MOV I32 (OpReg r_src_lo) (OpReg r_dst_lo)
 197          mov_hi = MOV I32 (OpReg r_src_hi) (OpReg r_dst_hi)
 198    -- in
 199    return (
 200         vcode `snocOL` mov_lo `snocOL` mov_hi
 201      )
 202
 203 assignReg_I64Code lvalue valueTree
 204    = panic "assignReg_I64Code(i386): invalid lvalue"
 205
 206 ------------
 207
 208 iselExpr64 (CmmLit (CmmInt i _)) = do
 209   (rlo,rhi) <- getNewRegPairNat I32
 210   let
 211         r = fromIntegral (fromIntegral i :: Word32)
 212         q = fromIntegral ((fromIntegral i `shiftR` 32) :: Word32)
 213         code = toOL [
 214                 MOV I32 (OpImm (ImmInteger r)) (OpReg rlo),
 215                 MOV I32 (OpImm (ImmInteger q)) (OpReg rhi)
 216                 ]
 217   -- in
 218   return (ChildCode64 code rlo)
 219
 220 iselExpr64 (CmmLoad addrTree I64) = do
 221    Amode addr addr_code <- getAmode addrTree
 222    (rlo,rhi) <- getNewRegPairNat I32
 223    let
 224         mov_lo = MOV I32 (OpAddr addr) (OpReg rlo)
 225         mov_hi = MOV I32 (OpAddr (fromJust (addrOffset addr 4))) (OpReg rhi)
 226    -- in
 227    return (
 228             ChildCode64 (addr_code `snocOL` mov_lo `snocOL` mov_hi)
 229                         rlo
 230      )
 231
 232 iselExpr64 (CmmReg (CmmLocal (LocalReg vu I64)))
 233    = return (ChildCode64 nilOL (mkVReg vu I32))
 234
 235 -- we handle addition, but rather badly
 236 iselExpr64 (CmmMachOp (MO_Add _) [e1, CmmLit (CmmInt i _)]) = do
 237    ChildCode64 code1 r1lo <- iselExpr64 e1
 238    (rlo,rhi) <- getNewRegPairNat I32
 239    let
 240         r = fromIntegral (fromIntegral i :: Word32)
 241         q = fromIntegral ((fromIntegral i `shiftR` 32) :: Word32)
 242         r1hi = getHiVRegFromLo r1lo
 243         code =  code1 `appOL`
 244                 toOL [ MOV I32 (OpReg r1lo) (OpReg rlo),
 245                        ADD I32 (OpImm (ImmInteger r)) (OpReg rlo),
 246                        MOV I32 (OpReg r1hi) (OpReg rhi),
 247                        ADC I32 (OpImm (ImmInteger q)) (OpReg rhi) ]
 248    -- in
 249    return (ChildCode64 code rlo)
 250
 251 iselExpr64 (CmmMachOp (MO_Add _) [e1,e2]) = do
 252    ChildCode64 code1 r1lo <- iselExpr64 e1
 253    ChildCode64 code2 r2lo <- iselExpr64 e2
 254    (rlo,rhi) <- getNewRegPairNat I32
 255    let
 256         r1hi = getHiVRegFromLo r1lo
 257         r2hi = getHiVRegFromLo r2lo
 258         code =  code1 `appOL`
 259                 code2 `appOL`
 260                 toOL [ MOV I32 (OpReg r1lo) (OpReg rlo),
 261                        ADD I32 (OpReg r2lo) (OpReg rlo),
 262                        MOV I32 (OpReg r1hi) (OpReg rhi),
 263                        ADC I32 (OpReg r2hi) (OpReg rhi) ]
 264    -- in
 265    return (ChildCode64 code rlo)
 266
 267 iselExpr64 expr
 268    = pprPanic "iselExpr64(i386)" (ppr expr)
 269
 270 #endif /* i386_TARGET_ARCH */
 271
 272 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
 273
 274 #if sparc_TARGET_ARCH
 275
 276 assignMem_I64Code addrTree valueTree
 277    = iselExpr64 valueTree               `thenNat` \ (ChildCode64 vcode vrlo) ->
 278      getRegister addrTree               `thenNat` \ register_addr ->
 279      getNewRegNat IntRep                `thenNat` \ t_addr ->
 280      let rlo = VirtualRegI vrlo
 281          rhi = getHiVRegFromLo rlo
 282          code_addr = registerCode register_addr t_addr
 283          reg_addr  = registerName register_addr t_addr
 284          -- Big-endian store
 285          mov_hi = ST W rhi (AddrRegImm reg_addr (ImmInt 0))
 286          mov_lo = ST W rlo (AddrRegImm reg_addr (ImmInt 4))
 287      in
 288          return (vcode `appOL` code_addr `snocOL` mov_hi `snocOL` mov_lo)
 289
 290
 291 assignReg_I64Code (StixTemp (StixVReg u_dst pk)) valueTree
 292    = iselExpr64 valueTree               `thenNat` \ (ChildCode64 vcode vr_src_lo) ->
 293      let
 294          r_dst_lo = mkVReg u_dst IntRep
 295          r_src_lo = VirtualRegI vr_src_lo
 296          r_dst_hi = getHiVRegFromLo r_dst_lo
 297          r_src_hi = getHiVRegFromLo r_src_lo
 298          mov_lo = mkMOV r_src_lo r_dst_lo
 299          mov_hi = mkMOV r_src_hi r_dst_hi
 300          mkMOV sreg dreg = OR False g0 (RIReg sreg) dreg
 301      in
 302          return (
 303             vcode `snocOL` mov_hi `snocOL` mov_lo
 304          )
 305 assignReg_I64Code lvalue valueTree
 306    = pprPanic "assignReg_I64Code(sparc): invalid lvalue"
 307               (pprStixReg lvalue)
 308
 309
 310 -- Don't delete this -- it's very handy for debugging.
 311 --iselExpr64 expr
 312 --   | trace ("iselExpr64: " ++ showSDoc (pprCmmExpr expr)) False
 313 --   = panic "iselExpr64(???)"
 314
 315 iselExpr64 (CmmLoad I64 addrTree)
 316    = getRegister addrTree               `thenNat` \ register_addr ->
 317      getNewRegNat IntRep                `thenNat` \ t_addr ->
 318      getNewRegNat IntRep                `thenNat` \ rlo ->
 319      let rhi = getHiVRegFromLo rlo
 320          code_addr = registerCode register_addr t_addr
 321          reg_addr  = registerName register_addr t_addr
 322          mov_hi = LD W (AddrRegImm reg_addr (ImmInt 0)) rhi
 323          mov_lo = LD W (AddrRegImm reg_addr (ImmInt 4)) rlo
 324      in
 325          return (
 326             ChildCode64 (code_addr `snocOL` mov_hi `snocOL` mov_lo)
 327                         (getVRegUnique rlo)
 328          )
 329
 330 iselExpr64 (CmmReg (CmmLocal (LocalReg uq I64)))
 331    = getNewRegNat IntRep                `thenNat` \ r_dst_lo ->
 332      let r_dst_hi = getHiVRegFromLo r_dst_lo
 333          r_src_lo = mkVReg vu IntRep
 334          r_src_hi = getHiVRegFromLo r_src_lo
 335          mov_lo = mkMOV r_src_lo r_dst_lo
 336          mov_hi = mkMOV r_src_hi r_dst_hi
 337          mkMOV sreg dreg = OR False g0 (RIReg sreg) dreg
 338      in
 339          return (
 340             ChildCode64 (toOL [mov_hi, mov_lo]) (getVRegUnique r_dst_lo)
 341          )
 342
 343 iselExpr64 (StCall fn cconv I64 args)
 344   = genCCall fn cconv kind args                 `thenNat` \ call ->
 345     getNewRegNat IntRep                         `thenNat` \ r_dst_lo ->
 346     let r_dst_hi = getHiVRegFromLo r_dst_lo
 347         mov_lo = mkMOV o0 r_dst_lo
 348         mov_hi = mkMOV o1 r_dst_hi
 349         mkMOV sreg dreg = OR False g0 (RIReg sreg) dreg
 350     in
 351     return (
 352        ChildCode64 (call `snocOL` mov_hi `snocOL` mov_lo)
 353                    (getVRegUnique r_dst_lo)
 354     )
 355
 356 iselExpr64 expr
 357    = pprPanic "iselExpr64(sparc)" (pprCmmExpr expr)
 358
 359 #endif /* sparc_TARGET_ARCH */
 360
 361 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
 362
 363 #if powerpc_TARGET_ARCH
 364
 365 getI64Amodes :: CmmExpr -> NatM (AddrMode, AddrMode, InstrBlock)
 366 getI64Amodes addrTree = do
 367     Amode hi_addr addr_code <- getAmode addrTree
 368     case addrOffset hi_addr 4 of
 369         Just lo_addr -> return (hi_addr, lo_addr, addr_code)
 370         Nothing      -> do (hi_ptr, code) <- getSomeReg addrTree
 371                            return (AddrRegImm hi_ptr (ImmInt 0),
 372                                    AddrRegImm hi_ptr (ImmInt 4),
 373                                    code)
 374
 375 assignMem_I64Code addrTree valueTree = do
 376         (hi_addr, lo_addr, addr_code) <- getI64Amodes addrTree
 377         ChildCode64 vcode rlo <- iselExpr64 valueTree
 378         let
 379                 rhi = getHiVRegFromLo rlo
 380
 381                 -- Big-endian store
 382                 mov_hi = ST I32 rhi hi_addr
 383                 mov_lo = ST I32 rlo lo_addr
 384         -- in
 385         return (vcode `appOL` addr_code `snocOL` mov_lo `snocOL` mov_hi)
 386
 387 assignReg_I64Code (CmmLocal (LocalReg u_dst pk)) valueTree = do
 388    ChildCode64 vcode r_src_lo <- iselExpr64 valueTree
 389    let
 390          r_dst_lo = mkVReg u_dst I32
 391          r_dst_hi = getHiVRegFromLo r_dst_lo
 392          r_src_hi = getHiVRegFromLo r_src_lo
 393          mov_lo = MR r_dst_lo r_src_lo
 394          mov_hi = MR r_dst_hi r_src_hi
 395    -- in
 396    return (
 397         vcode `snocOL` mov_lo `snocOL` mov_hi
 398      )
 399
 400 assignReg_I64Code lvalue valueTree
 401    = panic "assignReg_I64Code(powerpc): invalid lvalue"
 402
 403
 404 -- Don't delete this -- it's very handy for debugging.
 405 --iselExpr64 expr
 406 --   | trace ("iselExpr64: " ++ showSDoc (pprCmmExpr expr)) False
 407 --   = panic "iselExpr64(???)"
 408
 409 iselExpr64 (CmmLoad addrTree I64) = do
 410     (hi_addr, lo_addr, addr_code) <- getI64Amodes addrTree
 411     (rlo, rhi) <- getNewRegPairNat I32
 412     let mov_hi = LD I32 rhi hi_addr
 413         mov_lo = LD I32 rlo lo_addr
 414     return $ ChildCode64 (addr_code `snocOL` mov_lo `snocOL` mov_hi)
 415                          rlo
 416
 417 iselExpr64 (CmmReg (CmmLocal (LocalReg vu I64)))
 418    = return (ChildCode64 nilOL (mkVReg vu I32))
 419
 420 iselExpr64 (CmmLit (CmmInt i _)) = do
 421   (rlo,rhi) <- getNewRegPairNat I32
 422   let
 423         half0 = fromIntegral (fromIntegral i :: Word16)
 424         half1 = fromIntegral ((fromIntegral i `shiftR` 16) :: Word16)
 425         half2 = fromIntegral ((fromIntegral i `shiftR` 32) :: Word16)
 426         half3 = fromIntegral ((fromIntegral i `shiftR` 48) :: Word16)
 427
 428         code = toOL [
 429                 LIS rlo (ImmInt half1),
 430                 OR rlo rlo (RIImm $ ImmInt half0),
 431                 LIS rhi (ImmInt half3),
 432                 OR rlo rlo (RIImm $ ImmInt half2)
 433                 ]
 434   -- in
 435   return (ChildCode64 code rlo)
 436
 437 iselExpr64 (CmmMachOp (MO_Add _) [e1,e2]) = do
 438    ChildCode64 code1 r1lo <- iselExpr64 e1
 439    ChildCode64 code2 r2lo <- iselExpr64 e2
 440    (rlo,rhi) <- getNewRegPairNat I32
 441    let
 442         r1hi = getHiVRegFromLo r1lo
 443         r2hi = getHiVRegFromLo r2lo
 444         code =  code1 `appOL`
 445                 code2 `appOL`
 446                 toOL [ ADDC rlo r1lo r2lo,
 447                        ADDE rhi r1hi r2hi ]
 448    -- in
 449    return (ChildCode64 code rlo)
 450
 451 iselExpr64 expr
 452    = pprPanic "iselExpr64(powerpc)" (ppr expr)
 453
 454 #endif /* powerpc_TARGET_ARCH */
 455
 456
 457 -- -----------------------------------------------------------------------------
 458 -- The 'Register' type
 459
 460 -- 'Register's passed up the tree.  If the stix code forces the register
 461 -- to live in a pre-decided machine register, it comes out as @Fixed@;
 462 -- otherwise, it comes out as @Any@, and the parent can decide which
 463 -- register to put it in.
 464
 465 data Register
 466   = Fixed   MachRep Reg InstrBlock
 467   | Any     MachRep (Reg -> InstrBlock)
 468
 469 swizzleRegisterRep :: Register -> MachRep -> Register
 470 swizzleRegisterRep (Fixed _ reg code) rep = Fixed rep reg code
 471 swizzleRegisterRep (Any _ codefn)     rep = Any rep codefn
 472
 473
 474 -- -----------------------------------------------------------------------------
 475 -- Utils based on getRegister, below
 476
 477 -- The dual to getAnyReg: compute an expression into a register, but
 478 -- we don't mind which one it is.
 479 getSomeReg :: CmmExpr -> NatM (Reg, InstrBlock)
 480 getSomeReg expr = do
 481   r <- getRegister expr
 482   case r of
 483     Any rep code -> do
 484         tmp <- getNewRegNat rep
 485         return (tmp, code tmp)
 486     Fixed _ reg code ->
 487         return (reg, code)
 488
 489 -- -----------------------------------------------------------------------------
 490 -- Grab the Reg for a CmmReg
 491
 492 getRegisterReg :: CmmReg -> Reg
 493
 494 getRegisterReg (CmmLocal (LocalReg u pk))
 495   = mkVReg u pk
 496
 497 getRegisterReg (CmmGlobal mid)
 498   = case get_GlobalReg_reg_or_addr mid of
 499        Left (RealReg rrno) -> RealReg rrno
 500        _other -> pprPanic "getRegisterReg-memory" (ppr $ CmmGlobal mid)
 501           -- By this stage, the only MagicIds remaining should be the
 502           -- ones which map to a real machine register on this
 503           -- platform.  Hence ...
 504
 505
 506 -- -----------------------------------------------------------------------------
 507 -- Generate code to get a subtree into a Register
 508
 509 -- Don't delete this -- it's very handy for debugging.
 510 --getRegister expr
 511 --   | trace ("getRegister: " ++ showSDoc (pprCmmExpr expr)) False
 512 --   = panic "getRegister(???)"
 513
 514 getRegister :: CmmExpr -> NatM Register
 515
 516 getRegister (CmmReg reg)
 517   = return (Fixed (cmmRegRep reg) (getRegisterReg reg) nilOL)
 518
 519 getRegister tree@(CmmRegOff _ _)
 520   = getRegister (mangleIndexTree tree)
 521
 522 getRegister CmmPicBaseReg
 523   = do
 524       reg <- getPicBaseNat wordRep
 525       return (Fixed wordRep reg nilOL)
 526
 527 -- end of machine-"independent" bit; here we go on the rest...
 528
 529 #if alpha_TARGET_ARCH
 530
 531 getRegister (StDouble d)
 532   = getBlockIdNat                   `thenNat` \ lbl ->
 533     getNewRegNat PtrRep             `thenNat` \ tmp ->
 534     let code dst = mkSeqInstrs [
 535             LDATA RoDataSegment lbl [
 536                     DATA TF [ImmLab (rational d)]
 537                 ],
 538             LDA tmp (AddrImm (ImmCLbl lbl)),
 539             LD TF dst (AddrReg tmp)]
 540     in
 541         return (Any F64 code)
 542
 543 getRegister (StPrim primop [x]) -- unary PrimOps
 544   = case primop of
 545       IntNegOp -> trivialUCode (NEG Q False) x
 546
 547       NotOp    -> trivialUCode NOT x
 548
 549       FloatNegOp  -> trivialUFCode FloatRep  (FNEG TF) x
 550       DoubleNegOp -> trivialUFCode F64 (FNEG TF) x
 551
 552       OrdOp -> coerceIntCode IntRep x
 553       ChrOp -> chrCode x
 554
 555       Float2IntOp  -> coerceFP2Int    x
 556       Int2FloatOp  -> coerceInt2FP pr x
 557       Double2IntOp -> coerceFP2Int    x
 558       Int2DoubleOp -> coerceInt2FP pr x
 559
 560       Double2FloatOp -> coerceFltCode x
 561       Float2DoubleOp -> coerceFltCode x
 562
 563       other_op -> getRegister (StCall fn CCallConv F64 [x])
 564         where
 565           fn = case other_op of
 566                  FloatExpOp    -> FSLIT("exp")
 567                  FloatLogOp    -> FSLIT("log")
 568                  FloatSqrtOp   -> FSLIT("sqrt")
 569                  FloatSinOp    -> FSLIT("sin")
 570                  FloatCosOp    -> FSLIT("cos")
 571                  FloatTanOp    -> FSLIT("tan")
 572                  FloatAsinOp   -> FSLIT("asin")
 573                  FloatAcosOp   -> FSLIT("acos")
 574                  FloatAtanOp   -> FSLIT("atan")
 575                  FloatSinhOp   -> FSLIT("sinh")
 576                  FloatCoshOp   -> FSLIT("cosh")
 577                  FloatTanhOp   -> FSLIT("tanh")
 578                  DoubleExpOp   -> FSLIT("exp")
 579                  DoubleLogOp   -> FSLIT("log")
 580                  DoubleSqrtOp  -> FSLIT("sqrt")
 581                  DoubleSinOp   -> FSLIT("sin")
 582                  DoubleCosOp   -> FSLIT("cos")
 583                  DoubleTanOp   -> FSLIT("tan")
 584                  DoubleAsinOp  -> FSLIT("asin")
 585                  DoubleAcosOp  -> FSLIT("acos")
 586                  DoubleAtanOp  -> FSLIT("atan")
 587                  DoubleSinhOp  -> FSLIT("sinh")
 588                  DoubleCoshOp  -> FSLIT("cosh")
 589                  DoubleTanhOp  -> FSLIT("tanh")
 590   where
 591     pr = panic "MachCode.getRegister: no primrep needed for Alpha"
 592
 593 getRegister (StPrim primop [x, y]) -- dyadic PrimOps
 594   = case primop of
 595       CharGtOp -> trivialCode (CMP LTT) y x
 596       CharGeOp -> trivialCode (CMP LE) y x
 597       CharEqOp -> trivialCode (CMP EQQ) x y
 598       CharNeOp -> int_NE_code x y
 599       CharLtOp -> trivialCode (CMP LTT) x y
 600       CharLeOp -> trivialCode (CMP LE) x y
 601
 602       IntGtOp  -> trivialCode (CMP LTT) y x
 603       IntGeOp  -> trivialCode (CMP LE) y x
 604       IntEqOp  -> trivialCode (CMP EQQ) x y
 605       IntNeOp  -> int_NE_code x y
 606       IntLtOp  -> trivialCode (CMP LTT) x y
 607       IntLeOp  -> trivialCode (CMP LE) x y
 608
 609       WordGtOp -> trivialCode (CMP ULT) y x
 610       WordGeOp -> trivialCode (CMP ULE) x y
 611       WordEqOp -> trivialCode (CMP EQQ)  x y
 612       WordNeOp -> int_NE_code x y
 613       WordLtOp -> trivialCode (CMP ULT) x y
 614       WordLeOp -> trivialCode (CMP ULE) x y
 615
 616       AddrGtOp -> trivialCode (CMP ULT) y x
 617       AddrGeOp -> trivialCode (CMP ULE) y x
 618       AddrEqOp -> trivialCode (CMP EQQ)  x y
 619       AddrNeOp -> int_NE_code x y
 620       AddrLtOp -> trivialCode (CMP ULT) x y
 621       AddrLeOp -> trivialCode (CMP ULE) x y
 622
 623       FloatGtOp -> cmpF_code (FCMP TF LE) EQQ x y
 624       FloatGeOp -> cmpF_code (FCMP TF LTT) EQQ x y
 625       FloatEqOp -> cmpF_code (FCMP TF EQQ) NE x y
 626       FloatNeOp -> cmpF_code (FCMP TF EQQ) EQQ x y
 627       FloatLtOp -> cmpF_code (FCMP TF LTT) NE x y
 628       FloatLeOp -> cmpF_code (FCMP TF LE) NE x y
 629
 630       DoubleGtOp -> cmpF_code (FCMP TF LE) EQQ x y
 631       DoubleGeOp -> cmpF_code (FCMP TF LTT) EQQ x y
 632       DoubleEqOp -> cmpF_code (FCMP TF EQQ) NE x y
 633       DoubleNeOp -> cmpF_code (FCMP TF EQQ) EQQ x y
 634       DoubleLtOp -> cmpF_code (FCMP TF LTT) NE x y
 635       DoubleLeOp -> cmpF_code (FCMP TF LE) NE x y
 636
 637       IntAddOp  -> trivialCode (ADD Q False) x y
 638       IntSubOp  -> trivialCode (SUB Q False) x y
 639       IntMulOp  -> trivialCode (MUL Q False) x y
 640       IntQuotOp -> trivialCode (DIV Q False) x y
 641       IntRemOp  -> trivialCode (REM Q False) x y
 642
 643       WordAddOp  -> trivialCode (ADD Q False) x y
 644       WordSubOp  -> trivialCode (SUB Q False) x y
 645       WordMulOp  -> trivialCode (MUL Q False) x y
 646       WordQuotOp -> trivialCode (DIV Q True) x y
 647       WordRemOp  -> trivialCode (REM Q True) x y
 648
 649       FloatAddOp -> trivialFCode  FloatRep (FADD TF) x y
 650       FloatSubOp -> trivialFCode  FloatRep (FSUB TF) x y
 651       FloatMulOp -> trivialFCode  FloatRep (FMUL TF) x y
 652       FloatDivOp -> trivialFCode  FloatRep (FDIV TF) x y
 653
 654       DoubleAddOp -> trivialFCode  F64 (FADD TF) x y
 655       DoubleSubOp -> trivialFCode  F64 (FSUB TF) x y
 656       DoubleMulOp -> trivialFCode  F64 (FMUL TF) x y
 657       DoubleDivOp -> trivialFCode  F64 (FDIV TF) x y
 658
 659       AddrAddOp  -> trivialCode (ADD Q False) x y
 660       AddrSubOp  -> trivialCode (SUB Q False) x y
 661       AddrRemOp  -> trivialCode (REM Q True) x y
 662
 663       AndOp  -> trivialCode AND x y
 664       OrOp   -> trivialCode OR  x y
 665       XorOp  -> trivialCode XOR x y
 666       SllOp  -> trivialCode SLL x y
 667       SrlOp  -> trivialCode SRL x y
 668
 669       ISllOp -> trivialCode SLL x y -- was: panic "AlphaGen:isll"
 670       ISraOp -> trivialCode SRA x y -- was: panic "AlphaGen:isra"
 671       ISrlOp -> trivialCode SRL x y -- was: panic "AlphaGen:isrl"
 672
 673       FloatPowerOp  -> getRegister (StCall FSLIT("pow") CCallConv F64 [x,y])
 674       DoublePowerOp -> getRegister (StCall FSLIT("pow") CCallConv F64 [x,y])
 675   where
 676     {- ------------------------------------------------------------
 677         Some bizarre special code for getting condition codes into
 678         registers.  Integer non-equality is a test for equality
 679         followed by an XOR with 1.  (Integer comparisons always set
 680         the result register to 0 or 1.)  Floating point comparisons of
 681         any kind leave the result in a floating point register, so we
 682         need to wrangle an integer register out of things.
 683     -}
 684     int_NE_code :: StixTree -> StixTree -> NatM Register
 685
 686     int_NE_code x y
 687       = trivialCode (CMP EQQ) x y       `thenNat` \ register ->
 688         getNewRegNat IntRep             `thenNat` \ tmp ->
 689         let
 690             code = registerCode register tmp
 691             src  = registerName register tmp
 692             code__2 dst = code . mkSeqInstr (XOR src (RIImm (ImmInt 1)) dst)
 693         in
 694         return (Any IntRep code__2)
 695
 696     {- ------------------------------------------------------------
 697         Comments for int_NE_code also apply to cmpF_code
 698     -}
 699     cmpF_code
 700         :: (Reg -> Reg -> Reg -> Instr)
 701         -> Cond
 702         -> StixTree -> StixTree
 703         -> NatM Register
 704
 705     cmpF_code instr cond x y
 706       = trivialFCode pr instr x y       `thenNat` \ register ->
 707         getNewRegNat F64                `thenNat` \ tmp ->
 708         getBlockIdNat                   `thenNat` \ lbl ->
 709         let
 710             code = registerCode register tmp
 711             result  = registerName register tmp
 712
 713             code__2 dst = code . mkSeqInstrs [
 714                 OR zeroh (RIImm (ImmInt 1)) dst,
 715                 BF cond  result (ImmCLbl lbl),
 716                 OR zeroh (RIReg zeroh) dst,
 717                 NEWBLOCK lbl]
 718         in
 719         return (Any IntRep code__2)
 720       where
 721         pr = panic "trivialU?FCode: does not use PrimRep on Alpha"
 722       ------------------------------------------------------------
 723
 724 getRegister (CmmLoad pk mem)
 725   = getAmode mem                    `thenNat` \ amode ->
 726     let
 727         code = amodeCode amode
 728         src   = amodeAddr amode
 729         size = primRepToSize pk
 730         code__2 dst = code . mkSeqInstr (LD size dst src)
 731     in
 732     return (Any pk code__2)
 733
 734 getRegister (StInt i)
 735   | fits8Bits i
 736   = let
 737         code dst = mkSeqInstr (OR zeroh (RIImm src) dst)
 738     in
 739     return (Any IntRep code)
 740   | otherwise
 741   = let
 742         code dst = mkSeqInstr (LDI Q dst src)
 743     in
 744     return (Any IntRep code)
 745   where
 746     src = ImmInt (fromInteger i)
 747
 748 getRegister leaf
 749   | isJust imm
 750   = let
 751         code dst = mkSeqInstr (LDA dst (AddrImm imm__2))
 752     in
 753     return (Any PtrRep code)
 754   where
 755     imm = maybeImm leaf
 756     imm__2 = case imm of Just x -> x
 757
 758 #endif /* alpha_TARGET_ARCH */
 759
 760 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
 761
 762 #if i386_TARGET_ARCH
 763
 764 getRegister (CmmLit (CmmFloat f F32)) = do
 765     lbl <- getNewLabelNat
 766     let code dst = toOL [
 767             LDATA ReadOnlyData
 768                         [CmmDataLabel lbl,
 769                          CmmStaticLit (CmmFloat f F32)],
 770             GLD F32 (ImmAddr (ImmCLbl lbl) 0) dst
 771             ]
 772     -- in
 773     return (Any F32 code)
 774
 775
 776 getRegister (CmmLit (CmmFloat d F64))
 777   | d == 0.0
 778   = let code dst = unitOL (GLDZ dst)
 779     in  return (Any F64 code)
 780
 781   | d == 1.0
 782   = let code dst = unitOL (GLD1 dst)
 783     in  return (Any F64 code)
 784
 785   | otherwise = do
 786     lbl <- getNewLabelNat
 787     let code dst = toOL [
 788             LDATA ReadOnlyData
 789                         [CmmDataLabel lbl,
 790                          CmmStaticLit (CmmFloat d F64)],
 791             GLD F64 (ImmAddr (ImmCLbl lbl) 0) dst
 792             ]
 793     -- in
 794     return (Any F64 code)
 795
 796 #endif /* i386_TARGET_ARCH */
 797
 798 #if x86_64_TARGET_ARCH
 799
 800 getRegister (CmmLit (CmmFloat 0.0 rep)) = do
 801    let code dst = unitOL  (XOR rep (OpReg dst) (OpReg dst))
 802         -- I don't know why there are xorpd, xorps, and pxor instructions.
 803         -- They all appear to do the same thing --SDM
 804    return (Any rep code)
 805
 806 getRegister (CmmLit (CmmFloat f rep)) = do
 807     lbl <- getNewLabelNat
 808     let code dst = toOL [
 809             LDATA ReadOnlyData
 810                         [CmmDataLabel lbl,
 811                          CmmStaticLit (CmmFloat f rep)],
 812             MOV rep (OpAddr (ripRel (ImmCLbl lbl))) (OpReg dst)
 813             ]
 814     -- in
 815     return (Any rep code)
 816
 817 #endif /* x86_64_TARGET_ARCH */
 818
 819 #if i386_TARGET_ARCH || x86_64_TARGET_ARCH
 820
 821 -- catch simple cases of zero- or sign-extended load
 822 getRegister (CmmMachOp (MO_U_Conv I8 I32) [CmmLoad addr _]) = do
 823   code <- intLoadCode (MOVZxL I8) addr
 824   return (Any I32 code)
 825
 826 getRegister (CmmMachOp (MO_S_Conv I8 I32) [CmmLoad addr _]) = do
 827   code <- intLoadCode (MOVSxL I8) addr
 828   return (Any I32 code)
 829
 830 getRegister (CmmMachOp (MO_U_Conv I16 I32) [CmmLoad addr _]) = do
 831   code <- intLoadCode (MOVZxL I16) addr
 832   return (Any I32 code)
 833
 834 getRegister (CmmMachOp (MO_S_Conv I16 I32) [CmmLoad addr _]) = do
 835   code <- intLoadCode (MOVSxL I16) addr
 836   return (Any I32 code)
 837
 838 #endif
 839
 840 #if x86_64_TARGET_ARCH
 841
 842 -- catch simple cases of zero- or sign-extended load
 843 getRegister (CmmMachOp (MO_U_Conv I8 I64) [CmmLoad addr _]) = do
 844   code <- intLoadCode (MOVZxL I8) addr
 845   return (Any I64 code)
 846
 847 getRegister (CmmMachOp (MO_S_Conv I8 I64) [CmmLoad addr _]) = do
 848   code <- intLoadCode (MOVSxL I8) addr
 849   return (Any I64 code)
 850
 851 getRegister (CmmMachOp (MO_U_Conv I16 I64) [CmmLoad addr _]) = do
 852   code <- intLoadCode (MOVZxL I16) addr
 853   return (Any I64 code)
 854
 855 getRegister (CmmMachOp (MO_S_Conv I16 I64) [CmmLoad addr _]) = do
 856   code <- intLoadCode (MOVSxL I16) addr
 857   return (Any I64 code)
 858
 859 getRegister (CmmMachOp (MO_U_Conv I32 I64) [CmmLoad addr _]) = do
 860   code <- intLoadCode (MOV I32) addr -- 32-bit loads zero-extend
 861   return (Any I64 code)
 862
 863 getRegister (CmmMachOp (MO_S_Conv I32 I64) [CmmLoad addr _]) = do
 864   code <- intLoadCode (MOVSxL I32) addr
 865   return (Any I64 code)
 866
 867 #endif
 868
 869 #if x86_64_TARGET_ARCH
 870 getRegister (CmmMachOp (MO_S_Neg F32) [x]) = do
 871   x_code <- getAnyReg x
 872   lbl <- getNewLabelNat
 873   let
 874     code dst = x_code dst `appOL` toOL [
 875         -- This is how gcc does it, so it can't be that bad:
 876         LDATA ReadOnlyData16 [
 877                 CmmAlign 16,
 878                 CmmDataLabel lbl,
 879                 CmmStaticLit (CmmInt 0x80000000 I32),
 880                 CmmStaticLit (CmmInt 0 I32),
 881                 CmmStaticLit (CmmInt 0 I32),
 882                 CmmStaticLit (CmmInt 0 I32)
 883         ],
 884         XOR F32 (OpAddr (ripRel (ImmCLbl lbl))) (OpReg dst)
 885                 -- xorps, so we need the 128-bit constant
 886                 -- ToDo: rip-relative
 887         ]
 888   --
 889   return (Any F32 code)
 890
 891 getRegister (CmmMachOp (MO_S_Neg F64) [x]) = do
 892   x_code <- getAnyReg x
 893   lbl <- getNewLabelNat
 894   let
 895         -- This is how gcc does it, so it can't be that bad:
 896     code dst = x_code dst `appOL` toOL [
 897         LDATA ReadOnlyData16 [
 898                 CmmAlign 16,
 899                 CmmDataLabel lbl,
 900                 CmmStaticLit (CmmInt 0x8000000000000000 I64),
 901                 CmmStaticLit (CmmInt 0 I64)
 902         ],
 903                 -- gcc puts an unpck here.  Wonder if we need it.
 904         XOR F64 (OpAddr (ripRel (ImmCLbl lbl))) (OpReg dst)
 905                 -- xorpd, so we need the 128-bit constant
 906         ]
 907   --
 908   return (Any F64 code)
 909 #endif
 910
 911 #if i386_TARGET_ARCH || x86_64_TARGET_ARCH
 912
 913 getRegister (CmmMachOp mop [x]) -- unary MachOps
 914   = case mop of
 915 #if i386_TARGET_ARCH
 916       MO_S_Neg F32 -> trivialUFCode F32 (GNEG F32) x
 917       MO_S_Neg F64 -> trivialUFCode F64 (GNEG F64) x
 918 #endif
 919
 920       MO_S_Neg rep -> trivialUCode rep (NEGI rep) x
 921       MO_Not rep   -> trivialUCode rep (NOT  rep) x
 922
 923       -- Nop conversions
 924       -- TODO: these are only nops if the arg is not a fixed register that
 925       -- can't be byte-addressed.
 926       MO_U_Conv I32 I8  -> conversionNop I32 x
 927       MO_S_Conv I32 I8  -> conversionNop I32 x
 928       MO_U_Conv I16 I8  -> conversionNop I16 x
 929       MO_S_Conv I16 I8  -> conversionNop I16 x
 930       MO_U_Conv I32 I16 -> conversionNop I32 x
 931       MO_S_Conv I32 I16 -> conversionNop I32 x
 932 #if x86_64_TARGET_ARCH
 933       MO_U_Conv I64 I32 -> conversionNop I64 x
 934       MO_S_Conv I64 I32 -> conversionNop I64 x
 935       MO_U_Conv I64 I16 -> conversionNop I64 x
 936       MO_S_Conv I64 I16 -> conversionNop I64 x
 937       MO_U_Conv I64 I8  -> conversionNop I64 x
 938       MO_S_Conv I64 I8  -> conversionNop I64 x
 939 #endif
 940
 941       MO_U_Conv rep1 rep2 | rep1 == rep2 -> conversionNop rep1 x
 942       MO_S_Conv rep1 rep2 | rep1 == rep2 -> conversionNop rep1 x
 943
 944       -- widenings
 945       MO_U_Conv I8  I32 -> integerExtend I8  I32 MOVZxL x
 946       MO_U_Conv I16 I32 -> integerExtend I16 I32 MOVZxL x
 947       MO_U_Conv I8  I16 -> integerExtend I8  I16 MOVZxL x
 948
 949       MO_S_Conv I8  I32 -> integerExtend I8  I32 MOVSxL x
 950       MO_S_Conv I16 I32 -> integerExtend I16 I32 MOVSxL x
 951       MO_S_Conv I8  I16 -> integerExtend I8  I16 MOVSxL x
 952
 953 #if x86_64_TARGET_ARCH
 954       MO_U_Conv I8  I64 -> integerExtend I8  I64 MOVZxL x
 955       MO_U_Conv I16 I64 -> integerExtend I16 I64 MOVZxL x
 956       MO_U_Conv I32 I64 -> integerExtend I32 I64 MOVZxL x
 957       MO_S_Conv I8  I64 -> integerExtend I8  I64 MOVSxL x
 958       MO_S_Conv I16 I64 -> integerExtend I16 I64 MOVSxL x
 959       MO_S_Conv I32 I64 -> integerExtend I32 I64 MOVSxL x
 960         -- for 32-to-64 bit zero extension, amd64 uses an ordinary movl.
 961         -- However, we don't want the register allocator to throw it
 962         -- away as an unnecessary reg-to-reg move, so we keep it in
 963         -- the form of a movzl and print it as a movl later.
 964 #endif
 965
 966 #if i386_TARGET_ARCH
 967       MO_S_Conv F32 F64 -> conversionNop F64 x
 968       MO_S_Conv F64 F32 -> conversionNop F32 x
 969 #else
 970       MO_S_Conv F32 F64 -> coerceFP2FP F64 x
 971       MO_S_Conv F64 F32 -> coerceFP2FP F32 x
 972 #endif
 973
 974       MO_S_Conv from to
 975         | isFloatingRep from -> coerceFP2Int from to x
 976         | isFloatingRep to   -> coerceInt2FP from to x
 977
 978       other -> pprPanic "getRegister" (pprMachOp mop)
 979    where
 980         -- signed or unsigned extension.
 981         integerExtend from to instr expr = do
 982             (reg,e_code) <- if from == I8 then getByteReg expr
 983                                           else getSomeReg expr
 984             let
 985                 code dst =
 986                   e_code `snocOL`
 987                   instr from (OpReg reg) (OpReg dst)
 988             return (Any to code)
 989
 990         conversionNop new_rep expr
 991             = do e_code <- getRegister expr
 992                  return (swizzleRegisterRep e_code new_rep)
 993
 994
 995 getRegister e@(CmmMachOp mop [x, y]) -- dyadic MachOps
 996   = ASSERT2(cmmExprRep x /= I8, pprExpr e)
 997     case mop of
 998       MO_Eq F32   -> condFltReg EQQ x y
 999       MO_Ne F32   -> condFltReg NE x y
1000       MO_S_Gt F32 -> condFltReg GTT x y
1001       MO_S_Ge F32 -> condFltReg GE x y
1002       MO_S_Lt F32 -> condFltReg LTT x y
1003       MO_S_Le F32 -> condFltReg LE x y
1004
1005       MO_Eq F64   -> condFltReg EQQ x y
1006       MO_Ne F64   -> condFltReg NE x y
1007       MO_S_Gt F64 -> condFltReg GTT x y
1008       MO_S_Ge F64 -> condFltReg GE x y
1009       MO_S_Lt F64 -> condFltReg LTT x y
1010       MO_S_Le F64 -> condFltReg LE x y
1011
1012       MO_Eq rep   -> condIntReg EQQ x y
1013       MO_Ne rep   -> condIntReg NE x y
1014
1015       MO_S_Gt rep -> condIntReg GTT x y
1016       MO_S_Ge rep -> condIntReg GE x y
1017       MO_S_Lt rep -> condIntReg LTT x y
1018       MO_S_Le rep -> condIntReg LE x y
1019
1020       MO_U_Gt rep -> condIntReg GU  x y
1021       MO_U_Ge rep -> condIntReg GEU x y
1022       MO_U_Lt rep -> condIntReg LU  x y
1023       MO_U_Le rep -> condIntReg LEU x y
1024
1025 #if i386_TARGET_ARCH
1026       MO_Add F32 -> trivialFCode F32 GADD x y
1027       MO_Sub F32 -> trivialFCode F32 GSUB x y
1028
1029       MO_Add F64 -> trivialFCode F64 GADD x y
1030       MO_Sub F64 -> trivialFCode F64 GSUB x y
1031
1032       MO_S_Quot F32 -> trivialFCode F32 GDIV x y
1033       MO_S_Quot F64 -> trivialFCode F64 GDIV x y
1034 #endif
1035
1036 #if x86_64_TARGET_ARCH
1037       MO_Add F32 -> trivialFCode F32 ADD x y
1038       MO_Sub F32 -> trivialFCode F32 SUB x y
1039
1040       MO_Add F64 -> trivialFCode F64 ADD x y
1041       MO_Sub F64 -> trivialFCode F64 SUB x y
1042
1043       MO_S_Quot F32 -> trivialFCode F32 FDIV x y
1044       MO_S_Quot F64 -> trivialFCode F64 FDIV x y
1045 #endif
1046
1047       MO_Add rep -> add_code rep x y
1048       MO_Sub rep -> sub_code rep x y
1049
1050       MO_S_Quot rep -> div_code rep True  True  x y
1051       MO_S_Rem  rep -> div_code rep True  False x y
1052       MO_U_Quot rep -> div_code rep False True  x y
1053       MO_U_Rem  rep -> div_code rep False False x y
1054
1055 #if i386_TARGET_ARCH
1056       MO_Mul   F32 -> trivialFCode F32 GMUL x y
1057       MO_Mul   F64 -> trivialFCode F64 GMUL x y
1058 #endif
1059
1060 #if x86_64_TARGET_ARCH
1061       MO_Mul   F32 -> trivialFCode F32 MUL x y
1062       MO_Mul   F64 -> trivialFCode F64 MUL x y
1063 #endif
1064
1065       MO_Mul   rep -> let op = IMUL rep in
1066                       trivialCode rep op (Just op) x y
1067
1068       MO_S_MulMayOflo rep -> imulMayOflo rep x y
1069
1070       MO_And rep -> let op = AND rep in
1071                     trivialCode rep op (Just op) x y
1072       MO_Or  rep -> let op = OR  rep in
1073                     trivialCode rep op (Just op) x y
1074       MO_Xor rep -> let op = XOR rep in
1075                     trivialCode rep op (Just op) x y
1076
1077         {- Shift ops on x86s have constraints on their source, it
1078            either has to be Imm, CL or 1
1079             => trivialCode is not restrictive enough (sigh.)
1080         -}
1081       MO_Shl rep   -> shift_code rep (SHL rep) x y {-False-}
1082       MO_U_Shr rep -> shift_code rep (SHR rep) x y {-False-}
1083       MO_S_Shr rep -> shift_code rep (SAR rep) x y {-False-}
1084
1085       other -> pprPanic "getRegister(x86) - binary CmmMachOp (1)" (pprMachOp mop)
1086   where
1087     --------------------
1088     imulMayOflo :: MachRep -> CmmExpr -> CmmExpr -> NatM Register
1089     imulMayOflo rep a b = do
1090          (a_reg, a_code) <- getNonClobberedReg a
1091          b_code <- getAnyReg b
1092          let
1093              shift_amt  = case rep of
1094                            I32 -> 31
1095                            I64 -> 63
1096                            _ -> panic "shift_amt"
1097
1098              code = a_code `appOL` b_code eax `appOL`
1099                         toOL [
1100                            IMUL2 rep (OpReg a_reg),   -- result in %edx:%eax
1101                            SAR rep (OpImm (ImmInt shift_amt)) (OpReg eax),
1102                                 -- sign extend lower part
1103                            SUB rep (OpReg edx) (OpReg eax)
1104                                 -- compare against upper
1105                            -- eax==0 if high part == sign extended low part
1106                         ]
1107          -- in
1108          return (Fixed rep eax code)
1109
1110     --------------------
1111     shift_code :: MachRep
1112                -> (Operand -> Operand -> Instr)
1113                -> CmmExpr
1114                -> CmmExpr
1115                -> NatM Register
1116
1117     {- Case1: shift length as immediate -}
1118     shift_code rep instr x y@(CmmLit lit) = do
1119           x_code <- getAnyReg x
1120           let
1121                code dst
1122                   = x_code dst `snocOL`
1123                     instr (OpImm (litToImm lit)) (OpReg dst)
1124           -- in
1125           return (Any rep code)
1126
1127     {- Case2: shift length is complex (non-immediate) -}
1128     shift_code rep instr x y{-amount-} = do
1129         (x_reg, x_code) <- getNonClobberedReg x
1130         y_code <- getAnyReg y
1131         let
1132            code = x_code `appOL`
1133                   y_code ecx `snocOL`
1134                   instr (OpReg ecx) (OpReg x_reg)
1135         -- in
1136         return (Fixed rep x_reg code)
1137
1138     --------------------
1139     add_code :: MachRep -> CmmExpr -> CmmExpr -> NatM Register
1140     add_code rep x (CmmLit (CmmInt y _)) = add_int rep x y
1141     add_code rep x y = trivialCode rep (ADD rep) (Just (ADD rep)) x y
1142
1143     --------------------
1144     sub_code :: MachRep -> CmmExpr -> CmmExpr -> NatM Register
1145     sub_code rep x (CmmLit (CmmInt y _)) = add_int rep x (-y)
1146     sub_code rep x y = trivialCode rep (SUB rep) Nothing x y
1147
1148     -- our three-operand add instruction:
1149     add_int rep x y = do
1150         (x_reg, x_code) <- getSomeReg x
1151         let
1152             imm = ImmInt (fromInteger y)
1153             code dst
1154                = x_code `snocOL`
1155                  LEA rep
1156                         (OpAddr (AddrBaseIndex (EABaseReg x_reg) EAIndexNone imm))
1157                         (OpReg dst)
1158         --
1159         return (Any rep code)
1160
1161     ----------------------
1162     div_code rep signed quotient x y = do
1163            (y_op, y_code) <- getRegOrMem y -- cannot be clobbered
1164            x_code <- getAnyReg x
1165            let
1166              widen | signed    = CLTD rep
1167                    | otherwise = XOR rep (OpReg edx) (OpReg edx)
1168
1169              instr | signed    = IDIV
1170                    | otherwise = DIV
1171
1172              code = y_code `appOL`
1173                     x_code eax `appOL`
1174                     toOL [widen, instr rep y_op]
1175
1176              result | quotient  = eax
1177                     | otherwise = edx
1178
1179            -- in
1180            return (Fixed rep result code)
1181
1182
1183 getRegister (CmmLoad mem pk)
1184   | isFloatingRep pk
1185   = do
1186     Amode src mem_code <- getAmode mem
1187     let
1188         code dst = mem_code `snocOL`
1189                    IF_ARCH_i386(GLD pk src dst,
1190                                 MOV pk (OpAddr src) (OpReg dst))
1191     --
1192     return (Any pk code)
1193
1194 #if i386_TARGET_ARCH
1195 getRegister (CmmLoad mem pk)
1196   | pk /= I64
1197   = do
1198     code <- intLoadCode (instr pk) mem
1199     return (Any pk code)
1200   where
1201         instr I8  = MOVZxL pk
1202         instr I16 = MOV I16
1203         instr I32 = MOV I32
1204         -- we always zero-extend 8-bit loads, if we
1205         -- can't think of anything better.  This is because
1206         -- we can't guarantee access to an 8-bit variant of every register
1207         -- (esi and edi don't have 8-bit variants), so to make things
1208         -- simpler we do our 8-bit arithmetic with full 32-bit registers.
1209 #endif
1210
1211 #if x86_64_TARGET_ARCH
1212 -- Simpler memory load code on x86_64
1213 getRegister (CmmLoad mem pk)
1214   = do
1215     code <- intLoadCode (MOV pk) mem
1216     return (Any pk code)
1217 #endif
1218
1219 getRegister (CmmLit (CmmInt 0 rep))
1220   = let
1221         -- x86_64: 32-bit xor is one byte shorter, and zero-extends to 64 bits
1222         adj_rep = case rep of I64 -> I32; _ -> rep
1223         rep1 = IF_ARCH_i386( rep, adj_rep )
1224         code dst
1225            = unitOL (XOR rep1 (OpReg dst) (OpReg dst))
1226     in
1227         return (Any rep code)
1228
1229 #if x86_64_TARGET_ARCH
1230   -- optimisation for loading small literals on x86_64: take advantage
1231   -- of the automatic zero-extension from 32 to 64 bits, because the 32-bit
1232   -- instruction forms are shorter.
1233 getRegister (CmmLit lit)
1234   | I64 <- cmmLitRep lit, not (isBigLit lit)
1235   = let
1236         imm = litToImm lit
1237         code dst = unitOL (MOV I32 (OpImm imm) (OpReg dst))
1238     in
1239         return (Any I64 code)
1240   where
1241    isBigLit (CmmInt i I64) = i < 0 || i > 0xffffffff
1242    isBigLit _ = False
1243         -- note1: not the same as is64BitLit, because that checks for
1244         -- signed literals that fit in 32 bits, but we want unsigned
1245         -- literals here.
1246         -- note2: all labels are small, because we're assuming the
1247         -- small memory model (see gcc docs, -mcmodel=small).
1248 #endif
1249
1250 getRegister (CmmLit lit)
1251   = let
1252         rep = cmmLitRep lit
1253         imm = litToImm lit
1254         code dst = unitOL (MOV rep (OpImm imm) (OpReg dst))
1255     in
1256         return (Any rep code)
1257
1258 getRegister other = pprPanic "getRegister(x86)" (ppr other)
1259
1260
1261 intLoadCode :: (Operand -> Operand -> Instr) -> CmmExpr
1262    -> NatM (Reg -> InstrBlock)
1263 intLoadCode instr mem = do
1264   Amode src mem_code <- getAmode mem
1265   return (\dst -> mem_code `snocOL` instr (OpAddr src) (OpReg dst))
1266
1267 -- Compute an expression into *any* register, adding the appropriate
1268 -- move instruction if necessary.
1269 getAnyReg :: CmmExpr -> NatM (Reg -> InstrBlock)
1270 getAnyReg expr = do
1271   r <- getRegister expr
1272   anyReg r
1273
1274 anyReg :: Register -> NatM (Reg -> InstrBlock)
1275 anyReg (Any _ code)          = return code
1276 anyReg (Fixed rep reg fcode) = return (\dst -> fcode `snocOL` reg2reg rep reg dst)
1277
1278 -- A bit like getSomeReg, but we want a reg that can be byte-addressed.
1279 -- Fixed registers might not be byte-addressable, so we make sure we've
1280 -- got a temporary, inserting an extra reg copy if necessary.
1281 getByteReg :: CmmExpr -> NatM (Reg, InstrBlock)
1282 #if x86_64_TARGET_ARCH
1283 getByteReg = getSomeReg -- all regs are byte-addressable on x86_64
1284 #else
1285 getByteReg expr = do
1286   r <- getRegister expr
1287   case r of
1288     Any rep code -> do
1289         tmp <- getNewRegNat rep
1290         return (tmp, code tmp)
1291     Fixed rep reg code
1292         | isVirtualReg reg -> return (reg,code)
1293         | otherwise -> do
1294             tmp <- getNewRegNat rep
1295             return (tmp, code `snocOL` reg2reg rep reg tmp)
1296         -- ToDo: could optimise slightly by checking for byte-addressable
1297         -- real registers, but that will happen very rarely if at all.
1298 #endif
1299
1300 -- Another variant: this time we want the result in a register that cannot
1301 -- be modified by code to evaluate an arbitrary expression.
1302 getNonClobberedReg :: CmmExpr -> NatM (Reg, InstrBlock)
1303 getNonClobberedReg expr = do
1304   r <- getRegister expr
1305   case r of
1306     Any rep code -> do
1307         tmp <- getNewRegNat rep
1308         return (tmp, code tmp)
1309     Fixed rep reg code
1310         -- only free regs can be clobbered
1311         | RealReg rr <- reg, isFastTrue (freeReg rr) -> do
1312                 tmp <- getNewRegNat rep
1313                 return (tmp, code `snocOL` reg2reg rep reg tmp)
1314         | otherwise ->
1315                 return (reg, code)
1316
1317 reg2reg :: MachRep -> Reg -> Reg -> Instr
1318 reg2reg rep src dst
1319 #if i386_TARGET_ARCH
1320   | isFloatingRep rep = GMOV src dst
1321 #endif
1322   | otherwise         = MOV rep (OpReg src) (OpReg dst)
1323
1324 #endif /* i386_TARGET_ARCH || x86_64_TARGET_ARCH */
1325
1326 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1327
1328 #if sparc_TARGET_ARCH
1329
1330 getRegister (StFloat d)
1331   = getBlockIdNat                   `thenNat` \ lbl ->
1332     getNewRegNat PtrRep             `thenNat` \ tmp ->
1333     let code dst = toOL [
1334             SEGMENT DataSegment,
1335             NEWBLOCK lbl,
1336             DATA F [ImmFloat d],
1337             SEGMENT TextSegment,
1338             SETHI (HI (ImmCLbl lbl)) tmp,
1339             LD F (AddrRegImm tmp (LO (ImmCLbl lbl))) dst]
1340     in
1341         return (Any F32 code)
1342
1343 getRegister (StDouble d)
1344   = getBlockIdNat                   `thenNat` \ lbl ->
1345     getNewRegNat PtrRep             `thenNat` \ tmp ->
1346     let code dst = toOL [
1347             SEGMENT DataSegment,
1348             NEWBLOCK lbl,
1349             DATA DF [ImmDouble d],
1350             SEGMENT TextSegment,
1351             SETHI (HI (ImmCLbl lbl)) tmp,
1352             LD DF (AddrRegImm tmp (LO (ImmCLbl lbl))) dst]
1353     in
1354         return (Any F64 code)
1355
1356
1357 getRegister (CmmMachOp mop [x]) -- unary PrimOps
1358   = case mop of
1359       MO_NatS_Neg      -> trivialUCode (SUB False False g0) x
1360       MO_Nat_Not       -> trivialUCode (XNOR False g0) x
1361       MO_32U_to_8U     -> trivialCode (AND False) x (StInt 255)
1362
1363       MO_F32_Neg       -> trivialUFCode F32 (FNEG F) x
1364       MO_F64_Neg       -> trivialUFCode F64 (FNEG DF) x
1365
1366       MO_F64_to_Flt    -> coerceDbl2Flt x
1367       MO_F32_to_Dbl    -> coerceFlt2Dbl x
1368
1369       MO_F32_to_NatS   -> coerceFP2Int F32 x
1370       MO_NatS_to_Flt   -> coerceInt2FP F32 x
1371       MO_F64_to_NatS   -> coerceFP2Int F64 x
1372       MO_NatS_to_Dbl   -> coerceInt2FP F64 x
1373
1374       -- Conversions which are a nop on sparc
1375       MO_32U_to_NatS   -> conversionNop IntRep   x
1376       MO_32S_to_NatS  -> conversionNop IntRep   x
1377       MO_NatS_to_32U   -> conversionNop WordRep  x
1378       MO_32U_to_NatU   -> conversionNop WordRep  x
1379
1380       MO_NatU_to_NatS -> conversionNop IntRep    x
1381       MO_NatS_to_NatU -> conversionNop WordRep   x
1382       MO_NatP_to_NatU -> conversionNop WordRep   x
1383       MO_NatU_to_NatP -> conversionNop PtrRep    x
1384       MO_NatS_to_NatP -> conversionNop PtrRep    x
1385       MO_NatP_to_NatS -> conversionNop IntRep    x
1386
1387       -- sign-extending widenings
1388       MO_8U_to_32U    -> integerExtend False 24 x
1389       MO_8U_to_NatU   -> integerExtend False 24 x
1390       MO_8S_to_NatS   -> integerExtend True  24 x
1391       MO_16U_to_NatU  -> integerExtend False 16 x
1392       MO_16S_to_NatS  -> integerExtend True  16 x
1393
1394       other_op ->
1395         let fixed_x = if   is_float_op  -- promote to double
1396                       then CmmMachOp MO_F32_to_Dbl [x]
1397                       else x
1398         in
1399         getRegister (StCall (Left fn) CCallConv F64 [fixed_x])
1400     where
1401         integerExtend signed nBits x
1402            = getRegister (
1403                 CmmMachOp (if signed then MO_Nat_Sar else MO_Nat_Shr)
1404                          [CmmMachOp MO_Nat_Shl [x, StInt nBits], StInt nBits]
1405              )
1406         conversionNop new_rep expr
1407             = getRegister expr          `thenNat` \ e_code ->
1408               return (swizzleRegisterRep e_code new_rep)
1409
1410         (is_float_op, fn)
1411           = case mop of
1412               MO_F32_Exp    -> (True,  FSLIT("exp"))
1413               MO_F32_Log    -> (True,  FSLIT("log"))
1414               MO_F32_Sqrt   -> (True,  FSLIT("sqrt"))
1415
1416               MO_F32_Sin    -> (True,  FSLIT("sin"))
1417               MO_F32_Cos    -> (True,  FSLIT("cos"))
1418               MO_F32_Tan    -> (True,  FSLIT("tan"))
1419
1420               MO_F32_Asin   -> (True,  FSLIT("asin"))
1421               MO_F32_Acos   -> (True,  FSLIT("acos"))
1422               MO_F32_Atan   -> (True,  FSLIT("atan"))
1423
1424               MO_F32_Sinh   -> (True,  FSLIT("sinh"))
1425               MO_F32_Cosh   -> (True,  FSLIT("cosh"))
1426               MO_F32_Tanh   -> (True,  FSLIT("tanh"))
1427
1428               MO_F64_Exp    -> (False, FSLIT("exp"))
1429               MO_F64_Log    -> (False, FSLIT("log"))
1430               MO_F64_Sqrt   -> (False, FSLIT("sqrt"))
1431
1432               MO_F64_Sin    -> (False, FSLIT("sin"))
1433               MO_F64_Cos    -> (False, FSLIT("cos"))
1434               MO_F64_Tan    -> (False, FSLIT("tan"))
1435
1436               MO_F64_Asin   -> (False, FSLIT("asin"))
1437               MO_F64_Acos   -> (False, FSLIT("acos"))
1438               MO_F64_Atan   -> (False, FSLIT("atan"))
1439
1440               MO_F64_Sinh   -> (False, FSLIT("sinh"))
1441               MO_F64_Cosh   -> (False, FSLIT("cosh"))
1442               MO_F64_Tanh   -> (False, FSLIT("tanh"))
1443
1444               other -> pprPanic "getRegister(sparc) - binary CmmMachOp (2)"
1445                                 (pprMachOp mop)
1446
1447
1448 getRegister (CmmMachOp mop [x, y]) -- dyadic PrimOps
1449   = case mop of
1450       MO_32U_Gt  -> condIntReg GTT x y
1451       MO_32U_Ge  -> condIntReg GE x y
1452       MO_32U_Eq  -> condIntReg EQQ x y
1453       MO_32U_Ne  -> condIntReg NE x y
1454       MO_32U_Lt  -> condIntReg LTT x y
1455       MO_32U_Le  -> condIntReg LE x y
1456
1457       MO_Nat_Eq   -> condIntReg EQQ x y
1458       MO_Nat_Ne   -> condIntReg NE x y
1459
1460       MO_NatS_Gt  -> condIntReg GTT x y
1461       MO_NatS_Ge  -> condIntReg GE x y
1462       MO_NatS_Lt  -> condIntReg LTT x y
1463       MO_NatS_Le  -> condIntReg LE x y
1464
1465       MO_NatU_Gt  -> condIntReg GU  x y
1466       MO_NatU_Ge  -> condIntReg GEU x y
1467       MO_NatU_Lt  -> condIntReg LU  x y
1468       MO_NatU_Le  -> condIntReg LEU x y
1469
1470       MO_F32_Gt -> condFltReg GTT x y
1471       MO_F32_Ge -> condFltReg GE x y
1472       MO_F32_Eq -> condFltReg EQQ x y
1473       MO_F32_Ne -> condFltReg NE x y
1474       MO_F32_Lt -> condFltReg LTT x y
1475       MO_F32_Le -> condFltReg LE x y
1476
1477       MO_F64_Gt -> condFltReg GTT x y
1478       MO_F64_Ge -> condFltReg GE x y
1479       MO_F64_Eq -> condFltReg EQQ x y
1480       MO_F64_Ne -> condFltReg NE x y
1481       MO_F64_Lt -> condFltReg LTT x y
1482       MO_F64_Le -> condFltReg LE x y
1483
1484       MO_Nat_Add -> trivialCode (ADD False False) x y
1485       MO_Nat_Sub -> trivialCode (SUB False False) x y
1486
1487       MO_NatS_Mul  -> trivialCode (SMUL False) x y
1488       MO_NatU_Mul  -> trivialCode (UMUL False) x y
1489       MO_NatS_MulMayOflo -> imulMayOflo x y
1490
1491       -- ToDo: teach about V8+ SPARC div instructions
1492       MO_NatS_Quot -> idiv FSLIT(".div")  x y
1493       MO_NatS_Rem  -> idiv FSLIT(".rem")  x y
1494       MO_NatU_Quot -> idiv FSLIT(".udiv")  x y
1495       MO_NatU_Rem  -> idiv FSLIT(".urem")  x y
1496
1497       MO_F32_Add   -> trivialFCode F32  FADD x y
1498       MO_F32_Sub   -> trivialFCode F32  FSUB x y
1499       MO_F32_Mul   -> trivialFCode F32  FMUL x y
1500       MO_F32_Div   -> trivialFCode F32  FDIV x y
1501
1502       MO_F64_Add   -> trivialFCode F64 FADD x y
1503       MO_F64_Sub   -> trivialFCode F64 FSUB x y
1504       MO_F64_Mul   -> trivialFCode F64 FMUL x y
1505       MO_F64_Div   -> trivialFCode F64 FDIV x y
1506
1507       MO_Nat_And   -> trivialCode (AND False) x y
1508       MO_Nat_Or    -> trivialCode (OR  False) x y
1509       MO_Nat_Xor   -> trivialCode (XOR False) x y
1510
1511       MO_Nat_Shl   -> trivialCode SLL x y
1512       MO_Nat_Shr   -> trivialCode SRL x y
1513       MO_Nat_Sar   -> trivialCode SRA x y
1514
1515       MO_F32_Pwr  -> getRegister (StCall (Left FSLIT("pow")) CCallConv F64
1516                                          [promote x, promote y])
1517                        where promote x = CmmMachOp MO_F32_to_Dbl [x]
1518       MO_F64_Pwr -> getRegister (StCall (Left FSLIT("pow")) CCallConv F64
1519                                         [x, y])
1520
1521       other -> pprPanic "getRegister(sparc) - binary CmmMachOp (1)" (pprMachOp mop)
1522   where
1523     idiv fn x y = getRegister (StCall (Left fn) CCallConv IntRep [x, y])
1524
1525     --------------------
1526     imulMayOflo :: CmmExpr -> CmmExpr -> NatM Register
1527     imulMayOflo a1 a2
1528        = getNewRegNat IntRep            `thenNat` \ t1 ->
1529          getNewRegNat IntRep            `thenNat` \ t2 ->
1530          getNewRegNat IntRep            `thenNat` \ res_lo ->
1531          getNewRegNat IntRep            `thenNat` \ res_hi ->
1532          getRegister a1                 `thenNat` \ reg1 ->
1533          getRegister a2                 `thenNat` \ reg2 ->
1534          let code1 = registerCode reg1 t1
1535              code2 = registerCode reg2 t2
1536              src1  = registerName reg1 t1
1537              src2  = registerName reg2 t2
1538              code dst = code1 `appOL` code2 `appOL`
1539                         toOL [
1540                            SMUL False src1 (RIReg src2) res_lo,
1541                            RDY res_hi,
1542                            SRA res_lo (RIImm (ImmInt 31)) res_lo,
1543                            SUB False False res_lo (RIReg res_hi) dst
1544                         ]
1545          in
1546             return (Any IntRep code)
1547
1548 getRegister (CmmLoad pk mem) = do
1549     Amode src code <- getAmode mem
1550     let
1551         size = primRepToSize pk
1552         code__2 dst = code `snocOL` LD size src dst
1553     --
1554     return (Any pk code__2)
1555
1556 getRegister (StInt i)
1557   | fits13Bits i
1558   = let
1559         src = ImmInt (fromInteger i)
1560         code dst = unitOL (OR False g0 (RIImm src) dst)
1561     in
1562         return (Any IntRep code)
1563
1564 getRegister leaf
1565   | isJust imm
1566   = let
1567         code dst = toOL [
1568             SETHI (HI imm__2) dst,
1569             OR False dst (RIImm (LO imm__2)) dst]
1570     in
1571         return (Any PtrRep code)
1572   | otherwise
1573   = ncgPrimopMoan "getRegister(sparc)" (pprCmmExpr leaf)
1574   where
1575     imm = maybeImm leaf
1576     imm__2 = case imm of Just x -> x
1577
1578 #endif /* sparc_TARGET_ARCH */
1579
1580 #if powerpc_TARGET_ARCH
1581 getRegister (CmmLoad mem pk)
1582   | pk /= I64
1583   = do
1584         Amode addr addr_code <- getAmode mem
1585         let code dst = ASSERT((regClass dst == RcDouble) == isFloatingRep pk)
1586                        addr_code `snocOL` LD pk dst addr
1587         return (Any pk code)
1588
1589 -- catch simple cases of zero- or sign-extended load
1590 getRegister (CmmMachOp (MO_U_Conv I8 I32) [CmmLoad mem _]) = do
1591     Amode addr addr_code <- getAmode mem
1592     return (Any I32 (\dst -> addr_code `snocOL` LD I8 dst addr))
1593
1594 -- Note: there is no Load Byte Arithmetic instruction, so no signed case here
1595
1596 getRegister (CmmMachOp (MO_U_Conv I16 I32) [CmmLoad mem _]) = do
1597     Amode addr addr_code <- getAmode mem
1598     return (Any I32 (\dst -> addr_code `snocOL` LD I16 dst addr))
1599
1600 getRegister (CmmMachOp (MO_S_Conv I16 I32) [CmmLoad mem _]) = do
1601     Amode addr addr_code <- getAmode mem
1602     return (Any I32 (\dst -> addr_code `snocOL` LA I16 dst addr))
1603
1604 getRegister (CmmMachOp mop [x]) -- unary MachOps
1605   = case mop of
1606       MO_Not rep   -> trivialUCode rep NOT x
1607
1608       MO_S_Conv F64 F32 -> trivialUCode F32 FRSP x
1609       MO_S_Conv F32 F64 -> conversionNop F64 x
1610
1611       MO_S_Conv from to
1612         | from == to         -> conversionNop to x
1613         | isFloatingRep from -> coerceFP2Int from to x
1614         | isFloatingRep to   -> coerceInt2FP from to x
1615
1616         -- narrowing is a nop: we treat the high bits as undefined
1617       MO_S_Conv I32 to -> conversionNop to x
1618       MO_S_Conv I16 I8 -> conversionNop I8 x
1619       MO_S_Conv I8 to -> trivialUCode to (EXTS I8) x
1620       MO_S_Conv I16 to -> trivialUCode to (EXTS I16) x
1621
1622       MO_U_Conv from to
1623         | from == to -> conversionNop to x
1624         -- narrowing is a nop: we treat the high bits as undefined
1625       MO_U_Conv I32 to -> conversionNop to x
1626       MO_U_Conv I16 I8 -> conversionNop I8 x
1627       MO_U_Conv I8 to -> trivialCode to False AND x (CmmLit (CmmInt 255 I32))
1628       MO_U_Conv I16 to -> trivialCode to False AND x (CmmLit (CmmInt 65535 I32))
1629
1630       MO_S_Neg F32      -> trivialUCode F32 FNEG x
1631       MO_S_Neg F64      -> trivialUCode F64 FNEG x
1632       MO_S_Neg rep      -> trivialUCode rep NEG x
1633
1634     where
1635         conversionNop new_rep expr
1636             = do e_code <- getRegister expr
1637                  return (swizzleRegisterRep e_code new_rep)
1638
1639 getRegister (CmmMachOp mop [x, y]) -- dyadic PrimOps
1640   = case mop of
1641       MO_Eq F32 -> condFltReg EQQ x y
1642       MO_Ne F32 -> condFltReg NE  x y
1643
1644       MO_S_Gt F32 -> condFltReg GTT x y
1645       MO_S_Ge F32 -> condFltReg GE  x y
1646       MO_S_Lt F32 -> condFltReg LTT x y
1647       MO_S_Le F32 -> condFltReg LE  x y
1648
1649       MO_Eq F64 -> condFltReg EQQ x y
1650       MO_Ne F64 -> condFltReg NE  x y
1651
1652       MO_S_Gt F64 -> condFltReg GTT x y
1653       MO_S_Ge F64 -> condFltReg GE  x y
1654       MO_S_Lt F64 -> condFltReg LTT x y
1655       MO_S_Le F64 -> condFltReg LE  x y
1656
1657       MO_Eq rep -> condIntReg EQQ  (extendUExpr rep x) (extendUExpr rep y)
1658       MO_Ne rep -> condIntReg NE   (extendUExpr rep x) (extendUExpr rep y)
1659
1660       MO_S_Gt rep -> condIntReg GTT  (extendSExpr rep x) (extendSExpr rep y)
1661       MO_S_Ge rep -> condIntReg GE   (extendSExpr rep x) (extendSExpr rep y)
1662       MO_S_Lt rep -> condIntReg LTT  (extendSExpr rep x) (extendSExpr rep y)
1663       MO_S_Le rep -> condIntReg LE   (extendSExpr rep x) (extendSExpr rep y)
1664
1665       MO_U_Gt rep -> condIntReg GU   (extendUExpr rep x) (extendUExpr rep y)
1666       MO_U_Ge rep -> condIntReg GEU  (extendUExpr rep x) (extendUExpr rep y)
1667       MO_U_Lt rep -> condIntReg LU   (extendUExpr rep x) (extendUExpr rep y)
1668       MO_U_Le rep -> condIntReg LEU  (extendUExpr rep x) (extendUExpr rep y)
1669
1670       MO_Add F32   -> trivialCodeNoImm F32 (FADD F32) x y
1671       MO_Sub F32   -> trivialCodeNoImm F32 (FSUB F32) x y
1672       MO_Mul F32   -> trivialCodeNoImm F32 (FMUL F32) x y
1673       MO_S_Quot F32   -> trivialCodeNoImm F32 (FDIV F32) x y
1674
1675       MO_Add F64   -> trivialCodeNoImm F64 (FADD F64) x y
1676       MO_Sub F64   -> trivialCodeNoImm F64 (FSUB F64) x y
1677       MO_Mul F64   -> trivialCodeNoImm F64 (FMUL F64) x y
1678       MO_S_Quot F64   -> trivialCodeNoImm F64 (FDIV F64) x y
1679
1680          -- optimize addition with 32-bit immediate
1681          -- (needed for PIC)
1682       MO_Add I32 ->
1683         case y of
1684           CmmLit (CmmInt imm immrep) | Just _ <- makeImmediate I32 True (-imm)
1685             -> trivialCode I32 True ADD x (CmmLit $ CmmInt imm immrep)
1686           CmmLit lit
1687             -> do
1688                 (src, srcCode) <- getSomeReg x
1689                 let imm = litToImm lit
1690                     code dst = srcCode `appOL` toOL [
1691                                     ADDIS dst src (HA imm),
1692                                     ADD dst dst (RIImm (LO imm))
1693                                 ]
1694                 return (Any I32 code)
1695           _ -> trivialCode I32 True ADD x y
1696
1697       MO_Add rep -> trivialCode rep True ADD x y
1698       MO_Sub rep ->
1699         case y of    -- subfi ('substract from' with immediate) doesn't exist
1700           CmmLit (CmmInt imm immrep) | Just _ <- makeImmediate rep True (-imm)
1701             -> trivialCode rep True ADD x (CmmLit $ CmmInt (-imm) immrep)
1702           _ -> trivialCodeNoImm rep SUBF y x
1703
1704       MO_Mul rep -> trivialCode rep True MULLW x y
1705
1706       MO_S_MulMayOflo I32 -> trivialCodeNoImm I32 MULLW_MayOflo x y
1707
1708       MO_S_MulMayOflo rep -> panic "S_MulMayOflo (rep /= I32): not implemented"
1709       MO_U_MulMayOflo rep -> panic "U_MulMayOflo: not implemented"
1710
1711       MO_S_Quot rep -> trivialCodeNoImm rep DIVW (extendSExpr rep x) (extendSExpr rep y)
1712       MO_U_Quot rep -> trivialCodeNoImm rep DIVWU (extendUExpr rep x) (extendUExpr rep y)
1713
1714       MO_S_Rem rep -> remainderCode rep DIVW (extendSExpr rep x) (extendSExpr rep y)
1715       MO_U_Rem rep -> remainderCode rep DIVWU (extendUExpr rep x) (extendUExpr rep y)
1716
1717       MO_And rep   -> trivialCode rep False AND x y
1718       MO_Or rep    -> trivialCode rep False OR x y
1719       MO_Xor rep   -> trivialCode rep False XOR x y
1720
1721       MO_Shl rep   -> trivialCode rep False SLW x y
1722       MO_S_Shr rep -> trivialCode rep False SRAW (extendSExpr rep x) y
1723       MO_U_Shr rep -> trivialCode rep False SRW (extendUExpr rep x) y
1724
1725 getRegister (CmmLit (CmmInt i rep))
1726   | Just imm <- makeImmediate rep True i
1727   = let
1728         code dst = unitOL (LI dst imm)
1729     in
1730         return (Any rep code)
1731
1732 getRegister (CmmLit (CmmFloat f frep)) = do
1733     lbl <- getNewLabelNat
1734     dynRef <- cmmMakeDynamicReference addImportNat False lbl
1735     Amode addr addr_code <- getAmode dynRef
1736     let code dst =
1737             LDATA ReadOnlyData  [CmmDataLabel lbl,
1738                                  CmmStaticLit (CmmFloat f frep)]
1739             `consOL` (addr_code `snocOL` LD frep dst addr)
1740     return (Any frep code)
1741
1742 getRegister (CmmLit lit)
1743   = let rep = cmmLitRep lit
1744         imm = litToImm lit
1745         code dst = toOL [
1746               LIS dst (HI imm),
1747               OR dst dst (RIImm (LO imm))
1748           ]
1749     in return (Any rep code)
1750
1751 getRegister other = pprPanic "getRegister(ppc)" (pprExpr other)
1752
1753     -- extend?Rep: wrap integer expression of type rep
1754     -- in a conversion to I32
1755 extendSExpr I32 x = x
1756 extendSExpr rep x = CmmMachOp (MO_S_Conv rep I32) [x]
1757 extendUExpr I32 x = x
1758 extendUExpr rep x = CmmMachOp (MO_U_Conv rep I32) [x]
1759
1760 #endif /* powerpc_TARGET_ARCH */
1761
1762
1763 -- -----------------------------------------------------------------------------
1764 --  The 'Amode' type: Memory addressing modes passed up the tree.
1765
1766 data Amode = Amode AddrMode InstrBlock
1767
1768 {-
1769 Now, given a tree (the argument to an CmmLoad) that references memory,
1770 produce a suitable addressing mode.
1771
1772 A Rule of the Game (tm) for Amodes: use of the addr bit must
1773 immediately follow use of the code part, since the code part puts
1774 values in registers which the addr then refers to.  So you can't put
1775 anything in between, lest it overwrite some of those registers.  If
1776 you need to do some other computation between the code part and use of
1777 the addr bit, first store the effective address from the amode in a
1778 temporary, then do the other computation, and then use the temporary:
1779
1780     code
1781     LEA amode, tmp
1782     ... other computation ...
1783     ... (tmp) ...
1784 -}
1785
1786 getAmode :: CmmExpr -> NatM Amode
1787 getAmode tree@(CmmRegOff _ _) = getAmode (mangleIndexTree tree)
1788
1789 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1790
1791 #if alpha_TARGET_ARCH
1792
1793 getAmode (StPrim IntSubOp [x, StInt i])
1794   = getNewRegNat PtrRep         `thenNat` \ tmp ->
1795     getRegister x               `thenNat` \ register ->
1796     let
1797         code = registerCode register tmp
1798         reg  = registerName register tmp
1799         off  = ImmInt (-(fromInteger i))
1800     in
1801     return (Amode (AddrRegImm reg off) code)
1802
1803 getAmode (StPrim IntAddOp [x, StInt i])
1804   = getNewRegNat PtrRep         `thenNat` \ tmp ->
1805     getRegister x               `thenNat` \ register ->
1806     let
1807         code = registerCode register tmp
1808         reg  = registerName register tmp
1809         off  = ImmInt (fromInteger i)
1810     in
1811     return (Amode (AddrRegImm reg off) code)
1812
1813 getAmode leaf
1814   | isJust imm
1815   = return (Amode (AddrImm imm__2) id)
1816   where
1817     imm = maybeImm leaf
1818     imm__2 = case imm of Just x -> x
1819
1820 getAmode other
1821   = getNewRegNat PtrRep         `thenNat` \ tmp ->
1822     getRegister other           `thenNat` \ register ->
1823     let
1824         code = registerCode register tmp
1825         reg  = registerName register tmp
1826     in
1827     return (Amode (AddrReg reg) code)
1828
1829 #endif /* alpha_TARGET_ARCH */
1830
1831 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1832
1833 #if i386_TARGET_ARCH || x86_64_TARGET_ARCH
1834
1835 -- This is all just ridiculous, since it carefully undoes
1836 -- what mangleIndexTree has just done.
1837 getAmode (CmmMachOp (MO_Sub rep) [x, CmmLit lit@(CmmInt i _)])
1838   | not (is64BitLit lit)
1839   -- ASSERT(rep == I32)???
1840   = do (x_reg, x_code) <- getSomeReg x
1841        let off = ImmInt (-(fromInteger i))
1842        return (Amode (AddrBaseIndex (EABaseReg x_reg) EAIndexNone off) x_code)
1843
1844 getAmode (CmmMachOp (MO_Add rep) [x, CmmLit lit@(CmmInt i _)])
1845   | not (is64BitLit lit)
1846   -- ASSERT(rep == I32)???
1847   = do (x_reg, x_code) <- getSomeReg x
1848        let off = ImmInt (fromInteger i)
1849        return (Amode (AddrBaseIndex (EABaseReg x_reg) EAIndexNone off) x_code)
1850
1851 -- Turn (lit1 << n  + lit2) into  (lit2 + lit1 << n) so it will be
1852 -- recognised by the next rule.
1853 getAmode (CmmMachOp (MO_Add rep) [a@(CmmMachOp (MO_Shl _) _),
1854                                   b@(CmmLit _)])
1855   = getAmode (CmmMachOp (MO_Add rep) [b,a])
1856
1857 getAmode (CmmMachOp (MO_Add rep) [x, CmmMachOp (MO_Shl _)
1858                                         [y, CmmLit (CmmInt shift _)]])
1859   | shift == 0 || shift == 1 || shift == 2 || shift == 3
1860   = do (x_reg, x_code) <- getNonClobberedReg x
1861         -- x must be in a temp, because it has to stay live over y_code
1862         -- we could compre x_reg and y_reg and do something better here...
1863        (y_reg, y_code) <- getSomeReg y
1864        let
1865            code = x_code `appOL` y_code
1866            base = case shift of 0 -> 1; 1 -> 2; 2 -> 4; 3 -> 8
1867        return (Amode (AddrBaseIndex (EABaseReg x_reg) (EAIndex y_reg base) (ImmInt 0))
1868                code)
1869
1870 getAmode (CmmLit lit) | not (is64BitLit lit)
1871   = return (Amode (ImmAddr (litToImm lit) 0) nilOL)
1872
1873 getAmode expr = do
1874   (reg,code) <- getSomeReg expr
1875   return (Amode (AddrBaseIndex (EABaseReg reg) EAIndexNone (ImmInt 0)) code)
1876
1877 #endif /* i386_TARGET_ARCH || x86_64_TARGET_ARCH */
1878
1879 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
1880
1881 #if sparc_TARGET_ARCH
1882
1883 getAmode (CmmMachOp MO_Nat_Sub [x, StInt i])
1884   | fits13Bits (-i)
1885   = getNewRegNat PtrRep         `thenNat` \ tmp ->
1886     getRegister x               `thenNat` \ register ->
1887     let
1888         code = registerCode register tmp
1889         reg  = registerName register tmp
1890         off  = ImmInt (-(fromInteger i))
1891     in
1892     return (Amode (AddrRegImm reg off) code)
1893
1894
1895 getAmode (CmmMachOp MO_Nat_Add [x, StInt i])
1896   | fits13Bits i
1897   = getNewRegNat PtrRep         `thenNat` \ tmp ->
1898     getRegister x               `thenNat` \ register ->
1899     let
1900         code = registerCode register tmp
1901         reg  = registerName register tmp
1902         off  = ImmInt (fromInteger i)
1903     in
1904     return (Amode (AddrRegImm reg off) code)
1905
1906 getAmode (CmmMachOp MO_Nat_Add [x, y])
1907   = getNewRegNat PtrRep         `thenNat` \ tmp1 ->
1908     getNewRegNat IntRep         `thenNat` \ tmp2 ->
1909     getRegister x               `thenNat` \ register1 ->
1910     getRegister y               `thenNat` \ register2 ->
1911     let
1912         code1 = registerCode register1 tmp1
1913         reg1  = registerName register1 tmp1
1914         code2 = registerCode register2 tmp2
1915         reg2  = registerName register2 tmp2
1916         code__2 = code1 `appOL` code2
1917     in
1918     return (Amode (AddrRegReg reg1 reg2) code__2)
1919
1920 getAmode leaf
1921   | isJust imm
1922   = getNewRegNat PtrRep             `thenNat` \ tmp ->
1923     let
1924         code = unitOL (SETHI (HI imm__2) tmp)
1925     in
1926     return (Amode (AddrRegImm tmp (LO imm__2)) code)
1927   where
1928     imm    = maybeImm leaf
1929     imm__2 = case imm of Just x -> x
1930
1931 getAmode other
1932   = getNewRegNat PtrRep         `thenNat` \ tmp ->
1933     getRegister other           `thenNat` \ register ->
1934     let
1935         code = registerCode register tmp
1936         reg  = registerName register tmp
1937         off  = ImmInt 0
1938     in
1939     return (Amode (AddrRegImm reg off) code)
1940
1941 #endif /* sparc_TARGET_ARCH */
1942
1943 #ifdef powerpc_TARGET_ARCH
1944 getAmode (CmmMachOp (MO_Sub I32) [x, CmmLit (CmmInt i _)])
1945   | Just off <- makeImmediate I32 True (-i)
1946   = do
1947         (reg, code) <- getSomeReg x
1948         return (Amode (AddrRegImm reg off) code)
1949
1950
1951 getAmode (CmmMachOp (MO_Add I32) [x, CmmLit (CmmInt i _)])
1952   | Just off <- makeImmediate I32 True i
1953   = do
1954         (reg, code) <- getSomeReg x
1955         return (Amode (AddrRegImm reg off) code)
1956
1957    -- optimize addition with 32-bit immediate
1958    -- (needed for PIC)
1959 getAmode (CmmMachOp (MO_Add I32) [x, CmmLit lit])
1960   = do
1961         tmp <- getNewRegNat I32
1962         (src, srcCode) <- getSomeReg x
1963         let imm = litToImm lit
1964             code = srcCode `snocOL` ADDIS tmp src (HA imm)
1965         return (Amode (AddrRegImm tmp (LO imm)) code)
1966
1967 getAmode (CmmLit lit)
1968   = do
1969         tmp <- getNewRegNat I32
1970         let imm = litToImm lit
1971             code = unitOL (LIS tmp (HA imm))
1972         return (Amode (AddrRegImm tmp (LO imm)) code)
1973
1974 getAmode (CmmMachOp (MO_Add I32) [x, y])
1975   = do
1976         (regX, codeX) <- getSomeReg x
1977         (regY, codeY) <- getSomeReg y
1978         return (Amode (AddrRegReg regX regY) (codeX `appOL` codeY))
1979
1980 getAmode other
1981   = do
1982         (reg, code) <- getSomeReg other
1983         let
1984             off  = ImmInt 0
1985         return (Amode (AddrRegImm reg off) code)
1986 #endif /* powerpc_TARGET_ARCH */
1987
1988 -- -----------------------------------------------------------------------------
1989 -- getOperand: sometimes any operand will do.
1990
1991 -- getNonClobberedOperand: the value of the operand will remain valid across
1992 -- the computation of an arbitrary expression, unless the expression
1993 -- is computed directly into a register which the operand refers to
1994 -- (see trivialCode where this function is used for an example).
1995
1996 #if i386_TARGET_ARCH || x86_64_TARGET_ARCH
1997
1998 getNonClobberedOperand :: CmmExpr -> NatM (Operand, InstrBlock)
1999 getNonClobberedOperand (CmmLit lit)
2000   | isSuitableFloatingPointLit lit = do
2001     lbl <- getNewLabelNat
2002     let code = unitOL (LDATA ReadOnlyData  [CmmDataLabel lbl,
2003                                            CmmStaticLit lit])
2004     return (OpAddr (ripRel (ImmCLbl lbl)), code)
2005 getNonClobberedOperand (CmmLit lit)
2006   | not (is64BitLit lit) && not (isFloatingRep (cmmLitRep lit)) =
2007     return (OpImm (litToImm lit), nilOL)
2008 getNonClobberedOperand (CmmLoad mem pk)
2009   | IF_ARCH_i386(not (isFloatingRep pk) && pk /= I64, True) = do
2010     Amode src mem_code <- getAmode mem
2011     (src',save_code) <-
2012         if (amodeCouldBeClobbered src)
2013                 then do
2014                    tmp <- getNewRegNat wordRep
2015                    return (AddrBaseIndex (EABaseReg tmp) EAIndexNone (ImmInt 0),
2016                            unitOL (LEA I32 (OpAddr src) (OpReg tmp)))
2017                 else
2018                    return (src, nilOL)
2019     return (OpAddr src', save_code `appOL` mem_code)
2020 getNonClobberedOperand e = do
2021     (reg, code) <- getNonClobberedReg e
2022     return (OpReg reg, code)
2023
2024 amodeCouldBeClobbered :: AddrMode -> Bool
2025 amodeCouldBeClobbered amode = any regClobbered (addrModeRegs amode)
2026
2027 regClobbered (RealReg rr) = isFastTrue (freeReg rr)
2028 regClobbered _ = False
2029
2030 -- getOperand: the operand is not required to remain valid across the
2031 -- computation of an arbitrary expression.
2032 getOperand :: CmmExpr -> NatM (Operand, InstrBlock)
2033 getOperand (CmmLit lit)
2034   | isSuitableFloatingPointLit lit = do
2035     lbl <- getNewLabelNat
2036     let code = unitOL (LDATA ReadOnlyData  [CmmDataLabel lbl,
2037                                            CmmStaticLit lit])
2038     return (OpAddr (ripRel (ImmCLbl lbl)), code)
2039 getOperand (CmmLit lit)
2040   | not (is64BitLit lit) && not (isFloatingRep (cmmLitRep lit)) = do
2041     return (OpImm (litToImm lit), nilOL)
2042 getOperand (CmmLoad mem pk)
2043   | IF_ARCH_i386(not (isFloatingRep pk) && pk /= I64, True) = do
2044     Amode src mem_code <- getAmode mem
2045     return (OpAddr src, mem_code)
2046 getOperand e = do
2047     (reg, code) <- getSomeReg e
2048     return (OpReg reg, code)
2049
2050 isOperand :: CmmExpr -> Bool
2051 isOperand (CmmLoad _ _) = True
2052 isOperand (CmmLit lit)  = not (is64BitLit lit)
2053                           || isSuitableFloatingPointLit lit
2054 isOperand _             = False
2055
2056 -- if we want a floating-point literal as an operand, we can
2057 -- use it directly from memory.  However, if the literal is
2058 -- zero, we're better off generating it into a register using
2059 -- xor.
2060 isSuitableFloatingPointLit (CmmFloat f _) = f /= 0.0
2061 isSuitableFloatingPointLit _ = False
2062
2063 getRegOrMem :: CmmExpr -> NatM (Operand, InstrBlock)
2064 getRegOrMem (CmmLoad mem pk)
2065   | IF_ARCH_i386(not (isFloatingRep pk) && pk /= I64, True) = do
2066     Amode src mem_code <- getAmode mem
2067     return (OpAddr src, mem_code)
2068 getRegOrMem e = do
2069     (reg, code) <- getNonClobberedReg e
2070     return (OpReg reg, code)
2071
2072 #if x86_64_TARGET_ARCH
2073 is64BitLit (CmmInt i I64) = i > 0x7fffffff || i < -0x80000000
2074    -- assume that labels are in the range 0-2^31-1: this assumes the
2075    -- small memory model (see gcc docs, -mcmodel=small).
2076 #endif
2077 is64BitLit x = False
2078 #endif
2079
2080 -- -----------------------------------------------------------------------------
2081 --  The 'CondCode' type:  Condition codes passed up the tree.
2082
2083 data CondCode = CondCode Bool Cond InstrBlock
2084
2085 -- Set up a condition code for a conditional branch.
2086
2087 getCondCode :: CmmExpr -> NatM CondCode
2088
2089 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2090
2091 #if alpha_TARGET_ARCH
2092 getCondCode = panic "MachCode.getCondCode: not on Alphas"
2093 #endif /* alpha_TARGET_ARCH */
2094
2095 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2096
2097 #if i386_TARGET_ARCH || x86_64_TARGET_ARCH || sparc_TARGET_ARCH
2098 -- yes, they really do seem to want exactly the same!
2099
2100 getCondCode (CmmMachOp mop [x, y])
2101   = ASSERT (cmmExprRep x /= I8) -- tmp, not set up to handle 8-bit comparisons
2102     case mop of
2103       MO_Eq F32 -> condFltCode EQQ x y
2104       MO_Ne F32 -> condFltCode NE  x y
2105
2106       MO_S_Gt F32 -> condFltCode GTT x y
2107       MO_S_Ge F32 -> condFltCode GE  x y
2108       MO_S_Lt F32 -> condFltCode LTT x y
2109       MO_S_Le F32 -> condFltCode LE  x y
2110
2111       MO_Eq F64 -> condFltCode EQQ x y
2112       MO_Ne F64 -> condFltCode NE  x y
2113
2114       MO_S_Gt F64 -> condFltCode GTT x y
2115       MO_S_Ge F64 -> condFltCode GE  x y
2116       MO_S_Lt F64 -> condFltCode LTT x y
2117       MO_S_Le F64 -> condFltCode LE  x y
2118
2119       MO_Eq rep -> condIntCode EQQ  x y
2120       MO_Ne rep -> condIntCode NE   x y
2121
2122       MO_S_Gt rep -> condIntCode GTT  x y
2123       MO_S_Ge rep -> condIntCode GE   x y
2124       MO_S_Lt rep -> condIntCode LTT  x y
2125       MO_S_Le rep -> condIntCode LE   x y
2126
2127       MO_U_Gt rep -> condIntCode GU   x y
2128       MO_U_Ge rep -> condIntCode GEU  x y
2129       MO_U_Lt rep -> condIntCode LU   x y
2130       MO_U_Le rep -> condIntCode LEU  x y
2131
2132       other -> pprPanic "getCondCode(x86,sparc)" (pprMachOp mop)
2133
2134 getCondCode other =  pprPanic "getCondCode(2)(x86,sparc)" (ppr other)
2135
2136 #elif powerpc_TARGET_ARCH
2137
2138 -- almost the same as everywhere else - but we need to
2139 -- extend small integers to 32 bit first
2140
2141 getCondCode (CmmMachOp mop [x, y])
2142   = case mop of
2143       MO_Eq F32 -> condFltCode EQQ x y
2144       MO_Ne F32 -> condFltCode NE  x y
2145
2146       MO_S_Gt F32 -> condFltCode GTT x y
2147       MO_S_Ge F32 -> condFltCode GE  x y
2148       MO_S_Lt F32 -> condFltCode LTT x y
2149       MO_S_Le F32 -> condFltCode LE  x y
2150
2151       MO_Eq F64 -> condFltCode EQQ x y
2152       MO_Ne F64 -> condFltCode NE  x y
2153
2154       MO_S_Gt F64 -> condFltCode GTT x y
2155       MO_S_Ge F64 -> condFltCode GE  x y
2156       MO_S_Lt F64 -> condFltCode LTT x y
2157       MO_S_Le F64 -> condFltCode LE  x y
2158
2159       MO_Eq rep -> condIntCode EQQ  (extendUExpr rep x) (extendUExpr rep y)
2160       MO_Ne rep -> condIntCode NE   (extendUExpr rep x) (extendUExpr rep y)
2161
2162       MO_S_Gt rep -> condIntCode GTT  (extendSExpr rep x) (extendSExpr rep y)
2163       MO_S_Ge rep -> condIntCode GE   (extendSExpr rep x) (extendSExpr rep y)
2164       MO_S_Lt rep -> condIntCode LTT  (extendSExpr rep x) (extendSExpr rep y)
2165       MO_S_Le rep -> condIntCode LE   (extendSExpr rep x) (extendSExpr rep y)
2166
2167       MO_U_Gt rep -> condIntCode GU   (extendUExpr rep x) (extendUExpr rep y)
2168       MO_U_Ge rep -> condIntCode GEU  (extendUExpr rep x) (extendUExpr rep y)
2169       MO_U_Lt rep -> condIntCode LU   (extendUExpr rep x) (extendUExpr rep y)
2170       MO_U_Le rep -> condIntCode LEU  (extendUExpr rep x) (extendUExpr rep y)
2171
2172       other -> pprPanic "getCondCode(powerpc)" (pprMachOp mop)
2173
2174 getCondCode other =  panic "getCondCode(2)(powerpc)"
2175
2176
2177 #endif
2178
2179
2180 -- @cond(Int|Flt)Code@: Turn a boolean expression into a condition, to be
2181 -- passed back up the tree.
2182
2183 condIntCode, condFltCode :: Cond -> CmmExpr -> CmmExpr -> NatM CondCode
2184
2185 #if alpha_TARGET_ARCH
2186 condIntCode = panic "MachCode.condIntCode: not on Alphas"
2187 condFltCode = panic "MachCode.condFltCode: not on Alphas"
2188 #endif /* alpha_TARGET_ARCH */
2189
2190 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2191 #if i386_TARGET_ARCH || x86_64_TARGET_ARCH
2192
2193 -- memory vs immediate
2194 condIntCode cond (CmmLoad x pk) (CmmLit lit) | not (is64BitLit lit) = do
2195     Amode x_addr x_code <- getAmode x
2196     let
2197         imm  = litToImm lit
2198         code = x_code `snocOL`
2199                   CMP pk (OpImm imm) (OpAddr x_addr)
2200     --
2201     return (CondCode False cond code)
2202
2203 -- anything vs zero
2204 condIntCode cond x (CmmLit (CmmInt 0 pk)) = do
2205     (x_reg, x_code) <- getSomeReg x
2206     let
2207         code = x_code `snocOL`
2208                   TEST pk (OpReg x_reg) (OpReg x_reg)
2209     --
2210     return (CondCode False cond code)
2211
2212 -- anything vs operand
2213 condIntCode cond x y | isOperand y = do
2214     (x_reg, x_code) <- getNonClobberedReg x
2215     (y_op,  y_code) <- getOperand y
2216     let
2217         code = x_code `appOL` y_code `snocOL`
2218                   CMP (cmmExprRep x) y_op (OpReg x_reg)
2219     -- in
2220     return (CondCode False cond code)
2221
2222 -- anything vs anything
2223 condIntCode cond x y = do
2224   (y_reg, y_code) <- getNonClobberedReg y
2225   (x_op, x_code) <- getRegOrMem x
2226   let
2227         code = y_code `appOL`
2228                x_code `snocOL`
2229                   CMP (cmmExprRep x) (OpReg y_reg) x_op
2230   -- in
2231   return (CondCode False cond code)
2232 #endif
2233
2234 #if i386_TARGET_ARCH
2235 condFltCode cond x y
2236   = ASSERT(cond `elem` ([EQQ, NE, LE, LTT, GE, GTT])) do
2237   (x_reg, x_code) <- getNonClobberedReg x
2238   (y_reg, y_code) <- getSomeReg y
2239   let
2240         code = x_code `appOL` y_code `snocOL`
2241                 GCMP cond x_reg y_reg
2242   -- The GCMP insn does the test and sets the zero flag if comparable
2243   -- and true.  Hence we always supply EQQ as the condition to test.
2244   return (CondCode True EQQ code)
2245 #endif /* i386_TARGET_ARCH */
2246
2247 #if x86_64_TARGET_ARCH
2248 -- in the SSE2 comparison ops (ucomiss, ucomisd) the left arg may be
2249 -- an operand, but the right must be a reg.  We can probably do better
2250 -- than this general case...
2251 condFltCode cond x y = do
2252   (x_reg, x_code) <- getNonClobberedReg x
2253   (y_op, y_code) <- getOperand y
2254   let
2255         code = x_code `appOL`
2256                y_code `snocOL`
2257                   CMP (cmmExprRep x) y_op (OpReg x_reg)
2258         -- NB(1): we need to use the unsigned comparison operators on the
2259         -- result of this comparison.
2260   -- in
2261   return (CondCode True (condToUnsigned cond) code)
2262 #endif
2263
2264 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2265
2266 #if sparc_TARGET_ARCH
2267
2268 condIntCode cond x (StInt y)
2269   | fits13Bits y
2270   = getRegister x               `thenNat` \ register ->
2271     getNewRegNat IntRep         `thenNat` \ tmp ->
2272     let
2273         code = registerCode register tmp
2274         src1 = registerName register tmp
2275         src2 = ImmInt (fromInteger y)
2276         code__2 = code `snocOL` SUB False True src1 (RIImm src2) g0
2277     in
2278     return (CondCode False cond code__2)
2279
2280 condIntCode cond x y
2281   = getRegister x               `thenNat` \ register1 ->
2282     getRegister y               `thenNat` \ register2 ->
2283     getNewRegNat IntRep         `thenNat` \ tmp1 ->
2284     getNewRegNat IntRep         `thenNat` \ tmp2 ->
2285     let
2286         code1 = registerCode register1 tmp1
2287         src1  = registerName register1 tmp1
2288         code2 = registerCode register2 tmp2
2289         src2  = registerName register2 tmp2
2290         code__2 = code1 `appOL` code2 `snocOL`
2291                   SUB False True src1 (RIReg src2) g0
2292     in
2293     return (CondCode False cond code__2)
2294
2295 -----------
2296 condFltCode cond x y
2297   = getRegister x               `thenNat` \ register1 ->
2298     getRegister y               `thenNat` \ register2 ->
2299     getNewRegNat (registerRep register1)
2300                                 `thenNat` \ tmp1 ->
2301     getNewRegNat (registerRep register2)
2302                                 `thenNat` \ tmp2 ->
2303     getNewRegNat F64    `thenNat` \ tmp ->
2304     let
2305         promote x = FxTOy F DF x tmp
2306
2307         pk1   = registerRep register1
2308         code1 = registerCode register1 tmp1
2309         src1  = registerName register1 tmp1
2310
2311         pk2   = registerRep register2
2312         code2 = registerCode register2 tmp2
2313         src2  = registerName register2 tmp2
2314
2315         code__2 =
2316                 if pk1 == pk2 then
2317                     code1 `appOL` code2 `snocOL`
2318                     FCMP True (primRepToSize pk1) src1 src2
2319                 else if pk1 == F32 then
2320                     code1 `snocOL` promote src1 `appOL` code2 `snocOL`
2321                     FCMP True DF tmp src2
2322                 else
2323                     code1 `appOL` code2 `snocOL` promote src2 `snocOL`
2324                     FCMP True DF src1 tmp
2325     in
2326     return (CondCode True cond code__2)
2327
2328 #endif /* sparc_TARGET_ARCH */
2329
2330 #if powerpc_TARGET_ARCH
2331 --  ###FIXME: I16 and I8!
2332 condIntCode cond x (CmmLit (CmmInt y rep))
2333   | Just src2 <- makeImmediate rep (not $ condUnsigned cond) y
2334   = do
2335         (src1, code) <- getSomeReg x
2336         let
2337             code' = code `snocOL`
2338                 (if condUnsigned cond then CMPL else CMP) I32 src1 (RIImm src2)
2339         return (CondCode False cond code')
2340
2341 condIntCode cond x y = do
2342     (src1, code1) <- getSomeReg x
2343     (src2, code2) <- getSomeReg y
2344     let
2345         code' = code1 `appOL` code2 `snocOL`
2346                   (if condUnsigned cond then CMPL else CMP) I32 src1 (RIReg src2)
2347     return (CondCode False cond code')
2348
2349 condFltCode cond x y = do
2350     (src1, code1) <- getSomeReg x
2351     (src2, code2) <- getSomeReg y
2352     let
2353         code'  = code1 `appOL` code2 `snocOL` FCMP src1 src2
2354         code'' = case cond of -- twiddle CR to handle unordered case
2355                     GE -> code' `snocOL` CRNOR ltbit eqbit gtbit
2356                     LE -> code' `snocOL` CRNOR gtbit eqbit ltbit
2357                     _ -> code'
2358                  where
2359                     ltbit = 0 ; eqbit = 2 ; gtbit = 1
2360     return (CondCode True cond code'')
2361
2362 #endif /* powerpc_TARGET_ARCH */
2363
2364 -- -----------------------------------------------------------------------------
2365 -- Generating assignments
2366
2367 -- Assignments are really at the heart of the whole code generation
2368 -- business.  Almost all top-level nodes of any real importance are
2369 -- assignments, which correspond to loads, stores, or register
2370 -- transfers.  If we're really lucky, some of the register transfers
2371 -- will go away, because we can use the destination register to
2372 -- complete the code generation for the right hand side.  This only
2373 -- fails when the right hand side is forced into a fixed register
2374 -- (e.g. the result of a call).
2375
2376 assignMem_IntCode :: MachRep -> CmmExpr -> CmmExpr -> NatM InstrBlock
2377 assignReg_IntCode :: MachRep -> CmmReg  -> CmmExpr -> NatM InstrBlock
2378
2379 assignMem_FltCode :: MachRep -> CmmExpr -> CmmExpr -> NatM InstrBlock
2380 assignReg_FltCode :: MachRep -> CmmReg  -> CmmExpr -> NatM InstrBlock
2381
2382 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2383
2384 #if alpha_TARGET_ARCH
2385
2386 assignIntCode pk (CmmLoad dst _) src
2387   = getNewRegNat IntRep             `thenNat` \ tmp ->
2388     getAmode dst                    `thenNat` \ amode ->
2389     getRegister src                 `thenNat` \ register ->
2390     let
2391         code1   = amodeCode amode []
2392         dst__2  = amodeAddr amode
2393         code2   = registerCode register tmp []
2394         src__2  = registerName register tmp
2395         sz      = primRepToSize pk
2396         code__2 = asmSeqThen [code1, code2] . mkSeqInstr (ST sz src__2 dst__2)
2397     in
2398     return code__2
2399
2400 assignIntCode pk dst src
2401   = getRegister dst                         `thenNat` \ register1 ->
2402     getRegister src                         `thenNat` \ register2 ->
2403     let
2404         dst__2  = registerName register1 zeroh
2405         code    = registerCode register2 dst__2
2406         src__2  = registerName register2 dst__2
2407         code__2 = if isFixed register2
2408                   then code . mkSeqInstr (OR src__2 (RIReg src__2) dst__2)
2409                   else code
2410     in
2411     return code__2
2412
2413 #endif /* alpha_TARGET_ARCH */
2414
2415 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2416
2417 #if i386_TARGET_ARCH || x86_64_TARGET_ARCH
2418
2419 -- integer assignment to memory
2420 assignMem_IntCode pk addr src = do
2421     Amode addr code_addr <- getAmode addr
2422     (code_src, op_src)   <- get_op_RI src
2423     let
2424         code = code_src `appOL`
2425                code_addr `snocOL`
2426                   MOV pk op_src (OpAddr addr)
2427         -- NOTE: op_src is stable, so it will still be valid
2428         -- after code_addr.  This may involve the introduction
2429         -- of an extra MOV to a temporary register, but we hope
2430         -- the register allocator will get rid of it.
2431     --
2432     return code
2433   where
2434     get_op_RI :: CmmExpr -> NatM (InstrBlock,Operand)   -- code, operator
2435     get_op_RI (CmmLit lit) | not (is64BitLit lit)
2436       = return (nilOL, OpImm (litToImm lit))
2437     get_op_RI op
2438       = do (reg,code) <- getNonClobberedReg op
2439            return (code, OpReg reg)
2440
2441
2442 -- Assign; dst is a reg, rhs is mem
2443 assignReg_IntCode pk reg (CmmLoad src _) = do
2444   load_code <- intLoadCode (MOV pk) src
2445   return (load_code (getRegisterReg reg))
2446
2447 -- dst is a reg, but src could be anything
2448 assignReg_IntCode pk reg src = do
2449   code <- getAnyReg src
2450   return (code (getRegisterReg reg))
2451
2452 #endif /* i386_TARGET_ARCH */
2453
2454 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2455
2456 #if sparc_TARGET_ARCH
2457
2458 assignMem_IntCode pk addr src
2459   = getNewRegNat IntRep                     `thenNat` \ tmp ->
2460     getAmode addr                           `thenNat` \ amode ->
2461     getRegister src                         `thenNat` \ register ->
2462     let
2463         code1   = amodeCode amode
2464         dst__2  = amodeAddr amode
2465         code2   = registerCode register tmp
2466         src__2  = registerName register tmp
2467         sz      = primRepToSize pk
2468         code__2 = code1 `appOL` code2 `snocOL` ST sz src__2 dst__2
2469     in
2470     return code__2
2471
2472 assignReg_IntCode pk reg src
2473   = getRegister src                         `thenNat` \ register2 ->
2474     getRegisterReg reg                      `thenNat` \ register1 ->
2475     getNewRegNat IntRep                     `thenNat` \ tmp ->
2476     let
2477         dst__2  = registerName register1 tmp
2478         code    = registerCode register2 dst__2
2479         src__2  = registerName register2 dst__2
2480         code__2 = if isFixed register2
2481                   then code `snocOL` OR False g0 (RIReg src__2) dst__2
2482                   else code
2483     in
2484     return code__2
2485
2486 #endif /* sparc_TARGET_ARCH */
2487
2488 #if powerpc_TARGET_ARCH
2489
2490 assignMem_IntCode pk addr src = do
2491     (srcReg, code) <- getSomeReg src
2492     Amode dstAddr addr_code <- getAmode addr
2493     return $ code `appOL` addr_code `snocOL` ST pk srcReg dstAddr
2494
2495 -- dst is a reg, but src could be anything
2496 assignReg_IntCode pk reg src
2497     = do
2498         r <- getRegister src
2499         return $ case r of
2500             Any _ code         -> code dst
2501             Fixed _ freg fcode -> fcode `snocOL` MR dst freg
2502     where
2503         dst = getRegisterReg reg
2504
2505 #endif /* powerpc_TARGET_ARCH */
2506
2507
2508 -- -----------------------------------------------------------------------------
2509 -- Floating-point assignments
2510
2511 #if alpha_TARGET_ARCH
2512
2513 assignFltCode pk (CmmLoad dst _) src
2514   = getNewRegNat pk                 `thenNat` \ tmp ->
2515     getAmode dst                    `thenNat` \ amode ->
2516     getRegister src                         `thenNat` \ register ->
2517     let
2518         code1   = amodeCode amode []
2519         dst__2  = amodeAddr amode
2520         code2   = registerCode register tmp []
2521         src__2  = registerName register tmp
2522         sz      = primRepToSize pk
2523         code__2 = asmSeqThen [code1, code2] . mkSeqInstr (ST sz src__2 dst__2)
2524     in
2525     return code__2
2526
2527 assignFltCode pk dst src
2528   = getRegister dst                         `thenNat` \ register1 ->
2529     getRegister src                         `thenNat` \ register2 ->
2530     let
2531         dst__2  = registerName register1 zeroh
2532         code    = registerCode register2 dst__2
2533         src__2  = registerName register2 dst__2
2534         code__2 = if isFixed register2
2535                   then code . mkSeqInstr (FMOV src__2 dst__2)
2536                   else code
2537     in
2538     return code__2
2539
2540 #endif /* alpha_TARGET_ARCH */
2541
2542 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2543
2544 #if i386_TARGET_ARCH || x86_64_TARGET_ARCH
2545
2546 -- Floating point assignment to memory
2547 assignMem_FltCode pk addr src = do
2548   (src_reg, src_code) <- getNonClobberedReg src
2549   Amode addr addr_code <- getAmode addr
2550   let
2551         code = src_code `appOL`
2552                addr_code `snocOL`
2553                 IF_ARCH_i386(GST pk src_reg addr,
2554                              MOV pk (OpReg src_reg) (OpAddr addr))
2555   return code
2556
2557 -- Floating point assignment to a register/temporary
2558 assignReg_FltCode pk reg src = do
2559   src_code <- getAnyReg src
2560   return (src_code (getRegisterReg reg))
2561
2562 #endif /* i386_TARGET_ARCH */
2563
2564 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2565
2566 #if sparc_TARGET_ARCH
2567
2568 -- Floating point assignment to memory
2569 assignMem_FltCode pk addr src
2570   = getNewRegNat pk                 `thenNat` \ tmp1 ->
2571     getAmode addr                   `thenNat` \ amode ->
2572     getRegister src                 `thenNat` \ register ->
2573     let
2574         sz      = primRepToSize pk
2575         dst__2  = amodeAddr amode
2576
2577         code1   = amodeCode amode
2578         code2   = registerCode register tmp1
2579
2580         src__2  = registerName register tmp1
2581         pk__2   = registerRep register
2582         sz__2   = primRepToSize pk__2
2583
2584         code__2 = code1 `appOL` code2 `appOL`
2585             if   pk == pk__2
2586             then unitOL (ST sz src__2 dst__2)
2587             else toOL [FxTOy sz__2 sz src__2 tmp1, ST sz tmp1 dst__2]
2588     in
2589     return code__2
2590
2591 -- Floating point assignment to a register/temporary
2592 -- Why is this so bizarrely ugly?
2593 assignReg_FltCode pk reg src
2594   = getRegisterReg reg                      `thenNat` \ register1 ->
2595     getRegister src                         `thenNat` \ register2 ->
2596     let
2597         pk__2   = registerRep register2
2598         sz__2   = primRepToSize pk__2
2599     in
2600     getNewRegNat pk__2                      `thenNat` \ tmp ->
2601     let
2602         sz      = primRepToSize pk
2603         dst__2  = registerName register1 g0    -- must be Fixed
2604         reg__2  = if pk /= pk__2 then tmp else dst__2
2605         code    = registerCode register2 reg__2
2606         src__2  = registerName register2 reg__2
2607         code__2 =
2608                 if pk /= pk__2 then
2609                      code `snocOL` FxTOy sz__2 sz src__2 dst__2
2610                 else if isFixed register2 then
2611                      code `snocOL` FMOV sz src__2 dst__2
2612                 else
2613                      code
2614     in
2615     return code__2
2616
2617 #endif /* sparc_TARGET_ARCH */
2618
2619 #if powerpc_TARGET_ARCH
2620
2621 -- Easy, isn't it?
2622 assignMem_FltCode = assignMem_IntCode
2623 assignReg_FltCode = assignReg_IntCode
2624
2625 #endif /* powerpc_TARGET_ARCH */
2626
2627
2628 -- -----------------------------------------------------------------------------
2629 -- Generating an non-local jump
2630
2631 -- (If applicable) Do not fill the delay slots here; you will confuse the
2632 -- register allocator.
2633
2634 genJump :: CmmExpr{-the branch target-} -> NatM InstrBlock
2635
2636 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2637
2638 #if alpha_TARGET_ARCH
2639
2640 genJump (CmmLabel lbl)
2641   | isAsmTemp lbl = returnInstr (BR target)
2642   | otherwise     = returnInstrs [LDA pv (AddrImm target), JMP zeroh (AddrReg pv) 0]
2643   where
2644     target = ImmCLbl lbl
2645
2646 genJump tree
2647   = getRegister tree                `thenNat` \ register ->
2648     getNewRegNat PtrRep             `thenNat` \ tmp ->
2649     let
2650         dst    = registerName register pv
2651         code   = registerCode register pv
2652         target = registerName register pv
2653     in
2654     if isFixed register then
2655         returnSeq code [OR dst (RIReg dst) pv, JMP zeroh (AddrReg pv) 0]
2656     else
2657     return (code . mkSeqInstr (JMP zeroh (AddrReg pv) 0))
2658
2659 #endif /* alpha_TARGET_ARCH */
2660
2661 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2662
2663 #if i386_TARGET_ARCH || x86_64_TARGET_ARCH
2664
2665 genJump (CmmLoad mem pk) = do
2666   Amode target code <- getAmode mem
2667   return (code `snocOL` JMP (OpAddr target))
2668
2669 genJump (CmmLit lit) = do
2670   return (unitOL (JMP (OpImm (litToImm lit))))
2671
2672 genJump expr = do
2673   (reg,code) <- getSomeReg expr
2674   return (code `snocOL` JMP (OpReg reg))
2675
2676 #endif /* i386_TARGET_ARCH */
2677
2678 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2679
2680 #if sparc_TARGET_ARCH
2681
2682 genJump (CmmLabel lbl)
2683   = return (toOL [CALL (Left target) 0 True, NOP])
2684   where
2685     target = ImmCLbl lbl
2686
2687 genJump tree
2688   = getRegister tree                        `thenNat` \ register ->
2689     getNewRegNat PtrRep             `thenNat` \ tmp ->
2690     let
2691         code   = registerCode register tmp
2692         target = registerName register tmp
2693     in
2694     return (code `snocOL` JMP dsts (AddrRegReg target g0) `snocOL` NOP)
2695
2696 #endif /* sparc_TARGET_ARCH */
2697
2698 #if powerpc_TARGET_ARCH
2699 genJump (CmmLit (CmmLabel lbl))
2700   = return (unitOL $ JMP lbl)
2701
2702 genJump tree
2703   = do
2704         (target,code) <- getSomeReg tree
2705         return (code `snocOL` MTCTR target `snocOL` BCTR [])
2706 #endif /* powerpc_TARGET_ARCH */
2707
2708
2709 -- -----------------------------------------------------------------------------
2710 --  Unconditional branches
2711
2712 genBranch :: BlockId -> NatM InstrBlock
2713
2714 #if alpha_TARGET_ARCH
2715 genBranch id = return (unitOL (BR id))
2716 #endif
2717
2718 #if i386_TARGET_ARCH || x86_64_TARGET_ARCH
2719 genBranch id = return (unitOL (JXX ALWAYS id))
2720 #endif
2721
2722 #if sparc_TARGET_ARCH
2723 genBranch id = return (toOL [BI ALWAYS False id, NOP])
2724 #endif
2725
2726 #if powerpc_TARGET_ARCH
2727 genBranch id = return (unitOL (BCC ALWAYS id))
2728 #endif
2729
2730
2731 -- -----------------------------------------------------------------------------
2732 --  Conditional jumps
2733
2734 {-
2735 Conditional jumps are always to local labels, so we can use branch
2736 instructions.  We peek at the arguments to decide what kind of
2737 comparison to do.
2738
2739 ALPHA: For comparisons with 0, we're laughing, because we can just do
2740 the desired conditional branch.
2741
2742 I386: First, we have to ensure that the condition
2743 codes are set according to the supplied comparison operation.
2744
2745 SPARC: First, we have to ensure that the condition codes are set
2746 according to the supplied comparison operation.  We generate slightly
2747 different code for floating point comparisons, because a floating
2748 point operation cannot directly precede a @BF@.  We assume the worst
2749 and fill that slot with a @NOP@.
2750
2751 SPARC: Do not fill the delay slots here; you will confuse the register
2752 allocator.
2753 -}
2754
2755
2756 genCondJump
2757     :: BlockId      -- the branch target
2758     -> CmmExpr      -- the condition on which to branch
2759     -> NatM InstrBlock
2760
2761 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2762
2763 #if alpha_TARGET_ARCH
2764
2765 genCondJump id (StPrim op [x, StInt 0])
2766   = getRegister x                           `thenNat` \ register ->
2767     getNewRegNat (registerRep register)
2768                                     `thenNat` \ tmp ->
2769     let
2770         code   = registerCode register tmp
2771         value  = registerName register tmp
2772         pk     = registerRep register
2773         target = ImmCLbl lbl
2774     in
2775     returnSeq code [BI (cmpOp op) value target]
2776   where
2777     cmpOp CharGtOp = GTT
2778     cmpOp CharGeOp = GE
2779     cmpOp CharEqOp = EQQ
2780     cmpOp CharNeOp = NE
2781     cmpOp CharLtOp = LTT
2782     cmpOp CharLeOp = LE
2783     cmpOp IntGtOp = GTT
2784     cmpOp IntGeOp = GE
2785     cmpOp IntEqOp = EQQ
2786     cmpOp IntNeOp = NE
2787     cmpOp IntLtOp = LTT
2788     cmpOp IntLeOp = LE
2789     cmpOp WordGtOp = NE
2790     cmpOp WordGeOp = ALWAYS
2791     cmpOp WordEqOp = EQQ
2792     cmpOp WordNeOp = NE
2793     cmpOp WordLtOp = NEVER
2794     cmpOp WordLeOp = EQQ
2795     cmpOp AddrGtOp = NE
2796     cmpOp AddrGeOp = ALWAYS
2797     cmpOp AddrEqOp = EQQ
2798     cmpOp AddrNeOp = NE
2799     cmpOp AddrLtOp = NEVER
2800     cmpOp AddrLeOp = EQQ
2801
2802 genCondJump lbl (StPrim op [x, StDouble 0.0])
2803   = getRegister x                           `thenNat` \ register ->
2804     getNewRegNat (registerRep register)
2805                                     `thenNat` \ tmp ->
2806     let
2807         code   = registerCode register tmp
2808         value  = registerName register tmp
2809         pk     = registerRep register
2810         target = ImmCLbl lbl
2811     in
2812     return (code . mkSeqInstr (BF (cmpOp op) value target))
2813   where
2814     cmpOp FloatGtOp = GTT
2815     cmpOp FloatGeOp = GE
2816     cmpOp FloatEqOp = EQQ
2817     cmpOp FloatNeOp = NE
2818     cmpOp FloatLtOp = LTT
2819     cmpOp FloatLeOp = LE
2820     cmpOp DoubleGtOp = GTT
2821     cmpOp DoubleGeOp = GE
2822     cmpOp DoubleEqOp = EQQ
2823     cmpOp DoubleNeOp = NE
2824     cmpOp DoubleLtOp = LTT
2825     cmpOp DoubleLeOp = LE
2826
2827 genCondJump lbl (StPrim op [x, y])
2828   | fltCmpOp op
2829   = trivialFCode pr instr x y       `thenNat` \ register ->
2830     getNewRegNat F64                `thenNat` \ tmp ->
2831     let
2832         code   = registerCode register tmp
2833         result = registerName register tmp
2834         target = ImmCLbl lbl
2835     in
2836     return (code . mkSeqInstr (BF cond result target))
2837   where
2838     pr = panic "trivialU?FCode: does not use PrimRep on Alpha"
2839
2840     fltCmpOp op = case op of
2841         FloatGtOp -> True
2842         FloatGeOp -> True
2843         FloatEqOp -> True
2844         FloatNeOp -> True
2845         FloatLtOp -> True
2846         FloatLeOp -> True
2847         DoubleGtOp -> True
2848         DoubleGeOp -> True
2849         DoubleEqOp -> True
2850         DoubleNeOp -> True
2851         DoubleLtOp -> True
2852         DoubleLeOp -> True
2853         _ -> False
2854     (instr, cond) = case op of
2855         FloatGtOp -> (FCMP TF LE, EQQ)
2856         FloatGeOp -> (FCMP TF LTT, EQQ)
2857         FloatEqOp -> (FCMP TF EQQ, NE)
2858         FloatNeOp -> (FCMP TF EQQ, EQQ)
2859         FloatLtOp -> (FCMP TF LTT, NE)
2860         FloatLeOp -> (FCMP TF LE, NE)
2861         DoubleGtOp -> (FCMP TF LE, EQQ)
2862         DoubleGeOp -> (FCMP TF LTT, EQQ)
2863         DoubleEqOp -> (FCMP TF EQQ, NE)
2864         DoubleNeOp -> (FCMP TF EQQ, EQQ)
2865         DoubleLtOp -> (FCMP TF LTT, NE)
2866         DoubleLeOp -> (FCMP TF LE, NE)
2867
2868 genCondJump lbl (StPrim op [x, y])
2869   = trivialCode instr x y           `thenNat` \ register ->
2870     getNewRegNat IntRep             `thenNat` \ tmp ->
2871     let
2872         code   = registerCode register tmp
2873         result = registerName register tmp
2874         target = ImmCLbl lbl
2875     in
2876     return (code . mkSeqInstr (BI cond result target))
2877   where
2878     (instr, cond) = case op of
2879         CharGtOp -> (CMP LE, EQQ)
2880         CharGeOp -> (CMP LTT, EQQ)
2881         CharEqOp -> (CMP EQQ, NE)
2882         CharNeOp -> (CMP EQQ, EQQ)
2883         CharLtOp -> (CMP LTT, NE)
2884         CharLeOp -> (CMP LE, NE)
2885         IntGtOp -> (CMP LE, EQQ)
2886         IntGeOp -> (CMP LTT, EQQ)
2887         IntEqOp -> (CMP EQQ, NE)
2888         IntNeOp -> (CMP EQQ, EQQ)
2889         IntLtOp -> (CMP LTT, NE)
2890         IntLeOp -> (CMP LE, NE)
2891         WordGtOp -> (CMP ULE, EQQ)
2892         WordGeOp -> (CMP ULT, EQQ)
2893         WordEqOp -> (CMP EQQ, NE)
2894         WordNeOp -> (CMP EQQ, EQQ)
2895         WordLtOp -> (CMP ULT, NE)
2896         WordLeOp -> (CMP ULE, NE)
2897         AddrGtOp -> (CMP ULE, EQQ)
2898         AddrGeOp -> (CMP ULT, EQQ)
2899         AddrEqOp -> (CMP EQQ, NE)
2900         AddrNeOp -> (CMP EQQ, EQQ)
2901         AddrLtOp -> (CMP ULT, NE)
2902         AddrLeOp -> (CMP ULE, NE)
2903
2904 #endif /* alpha_TARGET_ARCH */
2905
2906 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2907
2908 #if i386_TARGET_ARCH
2909
2910 genCondJump id bool = do
2911   CondCode _ cond code <- getCondCode bool
2912   return (code `snocOL` JXX cond id)
2913
2914 #endif
2915
2916 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2917
2918 #if x86_64_TARGET_ARCH
2919
2920 genCondJump id bool = do
2921   CondCode is_float cond cond_code <- getCondCode bool
2922   if not is_float
2923     then
2924         return (cond_code `snocOL` JXX cond id)
2925     else do
2926         lbl <- getBlockIdNat
2927
2928         -- see comment with condFltReg
2929         let code = case cond of
2930                         NE  -> or_unordered
2931                         GU  -> plain_test
2932                         GEU -> plain_test
2933                         _   -> and_ordered
2934
2935             plain_test = unitOL (
2936                   JXX cond id
2937                 )
2938             or_unordered = toOL [
2939                   JXX cond id,
2940                   JXX PARITY id
2941                 ]
2942             and_ordered = toOL [
2943                   JXX PARITY lbl,
2944                   JXX cond id,
2945                   JXX ALWAYS lbl,
2946                   NEWBLOCK lbl
2947                 ]
2948         return (cond_code `appOL` code)
2949
2950 #endif
2951
2952 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2953
2954 #if sparc_TARGET_ARCH
2955
2956 genCondJump id bool = do
2957   CondCode is_float cond code <- getCondCode bool
2958   return (
2959        code `appOL`
2960        toOL (
2961          if   is_float
2962          then [NOP, BF cond False id, NOP]
2963          else [BI cond False id, NOP]
2964        )
2965     )
2966
2967 #endif /* sparc_TARGET_ARCH */
2968
2969
2970 #if powerpc_TARGET_ARCH
2971
2972 genCondJump id bool = do
2973   CondCode is_float cond code <- getCondCode bool
2974   return (code `snocOL` BCC cond id)
2975
2976 #endif /* powerpc_TARGET_ARCH */
2977
2978
2979 -- -----------------------------------------------------------------------------
2980 --  Generating C calls
2981
2982 -- Now the biggest nightmare---calls.  Most of the nastiness is buried in
2983 -- @get_arg@, which moves the arguments to the correct registers/stack
2984 -- locations.  Apart from that, the code is easy.
2985 --
2986 -- (If applicable) Do not fill the delay slots here; you will confuse the
2987 -- register allocator.
2988
2989 genCCall
2990     :: CmmCallTarget            -- function to call
2991     -> [(CmmReg,MachHint)]      -- where to put the result
2992     -> [(CmmExpr,MachHint)]     -- arguments (of mixed type)
2993     -> Maybe [GlobalReg]        -- volatile regs to save
2994     -> NatM InstrBlock
2995
2996 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
2997
2998 #if alpha_TARGET_ARCH
2999
3000 ccallResultRegs =
3001
3002 genCCall fn cconv result_regs args
3003   = mapAccumLNat get_arg (allArgRegs, eXTRA_STK_ARGS_HERE) args
3004                           `thenNat` \ ((unused,_), argCode) ->
3005     let
3006         nRegs = length allArgRegs - length unused
3007         code = asmSeqThen (map ($ []) argCode)
3008     in
3009         returnSeq code [
3010             LDA pv (AddrImm (ImmLab (ptext fn))),
3011             JSR ra (AddrReg pv) nRegs,
3012             LDGP gp (AddrReg ra)]
3013   where
3014     ------------------------
3015     {-  Try to get a value into a specific register (or registers) for
3016         a call.  The first 6 arguments go into the appropriate
3017         argument register (separate registers for integer and floating
3018         point arguments, but used in lock-step), and the remaining
3019         arguments are dumped to the stack, beginning at 0(sp).  Our
3020         first argument is a pair of the list of remaining argument
3021         registers to be assigned for this call and the next stack
3022         offset to use for overflowing arguments.  This way,
3023         @get_Arg@ can be applied to all of a call's arguments using
3024         @mapAccumLNat@.
3025     -}
3026     get_arg
3027         :: ([(Reg,Reg)], Int)   -- Argument registers and stack offset (accumulator)
3028         -> StixTree             -- Current argument
3029         -> NatM (([(Reg,Reg)],Int), InstrBlock) -- Updated accumulator and code
3030
3031     -- We have to use up all of our argument registers first...
3032
3033     get_arg ((iDst,fDst):dsts, offset) arg
3034       = getRegister arg                     `thenNat` \ register ->
3035         let
3036             reg  = if isFloatingRep pk then fDst else iDst
3037             code = registerCode register reg
3038             src  = registerName register reg
3039             pk   = registerRep register
3040         in
3041         return (
3042             if isFloatingRep pk then
3043                 ((dsts, offset), if isFixed register then
3044                     code . mkSeqInstr (FMOV src fDst)
3045                     else code)
3046             else
3047                 ((dsts, offset), if isFixed register then
3048                     code . mkSeqInstr (OR src (RIReg src) iDst)
3049                     else code))
3050
3051     -- Once we have run out of argument registers, we move to the
3052     -- stack...
3053
3054     get_arg ([], offset) arg
3055       = getRegister arg                 `thenNat` \ register ->
3056         getNewRegNat (registerRep register)
3057                                         `thenNat` \ tmp ->
3058         let
3059             code = registerCode register tmp
3060             src  = registerName register tmp
3061             pk   = registerRep register
3062             sz   = primRepToSize pk
3063         in
3064         return (([], offset + 1), code . mkSeqInstr (ST sz src (spRel offset)))
3065
3066 #endif /* alpha_TARGET_ARCH */
3067
3068 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3069
3070 #if i386_TARGET_ARCH
3071
3072 -- we only cope with a single result for foreign calls
3073 genCCall (CmmPrim op) [(r,_)] args vols = do
3074   case op of
3075         MO_F32_Sqrt -> actuallyInlineFloatOp F32  (GSQRT F32) args
3076         MO_F64_Sqrt -> actuallyInlineFloatOp F64 (GSQRT F64) args
3077
3078         MO_F32_Sin  -> actuallyInlineFloatOp F32  (GSIN F32) args
3079         MO_F64_Sin  -> actuallyInlineFloatOp F64 (GSIN F64) args
3080
3081         MO_F32_Cos  -> actuallyInlineFloatOp F32  (GCOS F32) args
3082         MO_F64_Cos  -> actuallyInlineFloatOp F64 (GCOS F64) args
3083
3084         MO_F32_Tan  -> actuallyInlineFloatOp F32  (GTAN F32) args
3085         MO_F64_Tan  -> actuallyInlineFloatOp F64 (GTAN F64) args
3086
3087         other_op    -> outOfLineFloatOp op r args vols
3088  where
3089   actuallyInlineFloatOp rep instr [(x,_)]
3090         = do res <- trivialUFCode rep instr x
3091              any <- anyReg res
3092              return (any (getRegisterReg r))
3093
3094 genCCall target dest_regs args vols = do
3095     sizes_n_codes <- mapM push_arg (reverse args)
3096     delta <- getDeltaNat
3097     let
3098         (sizes, push_codes) = unzip sizes_n_codes
3099         tot_arg_size        = sum sizes
3100     -- in
3101     -- deal with static vs dynamic call targets
3102     (callinsns,cconv) <-
3103       case target of
3104         -- CmmPrim -> ...
3105         CmmForeignCall (CmmLit (CmmLabel lbl)) conv
3106            -> -- ToDo: stdcall arg sizes
3107               return (unitOL (CALL (Left fn_imm)), conv)
3108            where fn_imm = ImmCLbl lbl
3109         CmmForeignCall expr conv
3110            -> do (dyn_c, dyn_r, dyn_rep) <- get_op expr
3111                  ASSERT(dyn_rep == I32)
3112                   return (dyn_c `snocOL` CALL (Right dyn_r), conv)
3113
3114     let push_code = concatOL push_codes
3115         call = callinsns `appOL`
3116                toOL (
3117                         -- Deallocate parameters after call for ccall;
3118                         -- but not for stdcall (callee does it)
3119                   (if cconv == StdCallConv || tot_arg_size==0 then [] else
3120                    [ADD I32 (OpImm (ImmInt tot_arg_size)) (OpReg esp)])
3121                   ++
3122                   [DELTA (delta + tot_arg_size)]
3123                )
3124     -- in
3125     setDeltaNat (delta + tot_arg_size)
3126
3127     let
3128         -- assign the results, if necessary
3129         assign_code []     = nilOL
3130         assign_code [(dest,_hint)] =
3131           case rep of
3132                 I64 -> toOL [MOV I32 (OpReg eax) (OpReg r_dest),
3133                              MOV I32 (OpReg edx) (OpReg r_dest_hi)]
3134                 F32 -> unitOL (GMOV fake0 r_dest)
3135                 F64 -> unitOL (GMOV fake0 r_dest)
3136                 rep -> unitOL (MOV rep (OpReg eax) (OpReg r_dest))
3137           where
3138                 r_dest_hi = getHiVRegFromLo r_dest
3139                 rep = cmmRegRep dest
3140                 r_dest = getRegisterReg dest
3141         assign_code many = panic "genCCall.assign_code many"
3142
3143     return (push_code `appOL`
3144             call `appOL`
3145             assign_code dest_regs)
3146
3147   where
3148     arg_size F64 = 8
3149     arg_size F32 = 4
3150     arg_size _   = 4
3151
3152     push_arg :: (CmmExpr,MachHint){-current argument-}
3153                     -> NatM (Int, InstrBlock)  -- argsz, code
3154
3155     push_arg (arg,_hint) -- we don't need the hints on x86
3156       | arg_rep == I64 = do
3157         ChildCode64 code r_lo <- iselExpr64 arg
3158         delta <- getDeltaNat
3159         setDeltaNat (delta - 8)
3160         let
3161             r_hi = getHiVRegFromLo r_lo
3162         -- in
3163         return (8,     code `appOL`
3164                        toOL [PUSH I32 (OpReg r_hi), DELTA (delta - 4),
3165                              PUSH I32 (OpReg r_lo), DELTA (delta - 8),
3166                              DELTA (delta-8)]
3167             )
3168
3169       | otherwise = do
3170         (code, reg, sz) <- get_op arg
3171         delta <- getDeltaNat
3172         let size = arg_size sz
3173         setDeltaNat (delta-size)
3174         if (case sz of F64 -> True; F32 -> True; _ -> False)
3175            then return (size,
3176                         code `appOL`
3177                         toOL [SUB I32 (OpImm (ImmInt size)) (OpReg esp),
3178                               DELTA (delta-size),
3179                               GST sz reg (AddrBaseIndex (EABaseReg esp)
3180                                                         EAIndexNone
3181                                                         (ImmInt 0))]
3182                        )
3183            else return (size,
3184                         code `snocOL`
3185                         PUSH I32 (OpReg reg) `snocOL`
3186                         DELTA (delta-size)
3187                        )
3188       where
3189          arg_rep = cmmExprRep arg
3190
3191     ------------
3192     get_op :: CmmExpr -> NatM (InstrBlock, Reg, MachRep) -- code, reg, size
3193     get_op op = do
3194         (reg,code) <- getSomeReg op
3195         return (code, reg, cmmExprRep op)
3196
3197 #endif /* i386_TARGET_ARCH */
3198
3199 #if i386_TARGET_ARCH || x86_64_TARGET_ARCH
3200
3201 outOfLineFloatOp :: CallishMachOp -> CmmReg -> [(CmmExpr,MachHint)]
3202   -> Maybe [GlobalReg] -> NatM InstrBlock
3203 outOfLineFloatOp mop res args vols
3204   | cmmRegRep res == F64
3205   = stmtToInstrs (CmmCall target [(res,FloatHint)] args vols)
3206
3207   | otherwise
3208   = do uq <- getUniqueNat
3209        let
3210          tmp = CmmLocal (LocalReg uq F64)
3211        -- in
3212        code1 <- stmtToInstrs (CmmCall target [(tmp,FloatHint)] (map promote args) vols)
3213        code2 <- stmtToInstrs (CmmAssign res (demote (CmmReg tmp)))
3214        return (code1 `appOL` code2)
3215   where
3216         promote (x,hint) = (CmmMachOp (MO_S_Conv F32 F64) [x], hint)
3217         demote  x = CmmMachOp (MO_S_Conv F64 F32) [x]
3218
3219         target = CmmForeignCall (CmmLit lbl) CCallConv
3220         lbl = CmmLabel (mkForeignLabel fn Nothing False)
3221
3222         fn = case mop of
3223               MO_F32_Sqrt  -> FSLIT("sqrt")
3224               MO_F32_Sin   -> FSLIT("sin")
3225               MO_F32_Cos   -> FSLIT("cos")
3226               MO_F32_Tan   -> FSLIT("tan")
3227               MO_F32_Exp   -> FSLIT("exp")
3228               MO_F32_Log   -> FSLIT("log")
3229
3230               MO_F32_Asin  -> FSLIT("asin")
3231               MO_F32_Acos  -> FSLIT("acos")
3232               MO_F32_Atan  -> FSLIT("atan")
3233
3234               MO_F32_Sinh  -> FSLIT("sinh")
3235               MO_F32_Cosh  -> FSLIT("cosh")
3236               MO_F32_Tanh  -> FSLIT("tanh")
3237               MO_F32_Pwr   -> FSLIT("pow")
3238
3239               MO_F64_Sqrt  -> FSLIT("sqrt")
3240               MO_F64_Sin   -> FSLIT("sin")
3241               MO_F64_Cos   -> FSLIT("cos")
3242               MO_F64_Tan   -> FSLIT("tan")
3243               MO_F64_Exp   -> FSLIT("exp")
3244               MO_F64_Log   -> FSLIT("log")
3245
3246               MO_F64_Asin  -> FSLIT("asin")
3247               MO_F64_Acos  -> FSLIT("acos")
3248               MO_F64_Atan  -> FSLIT("atan")
3249
3250               MO_F64_Sinh  -> FSLIT("sinh")
3251               MO_F64_Cosh  -> FSLIT("cosh")
3252               MO_F64_Tanh  -> FSLIT("tanh")
3253               MO_F64_Pwr   -> FSLIT("pow")
3254
3255               other -> pprPanic "outOfLineFloatOp" (pprCallishMachOp mop)
3256
3257 #endif /* i386_TARGET_ARCH || x86_64_TARGET_ARCH */
3258
3259 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3260
3261 #if x86_64_TARGET_ARCH
3262
3263 genCCall (CmmPrim op) [(r,_)] args vols =
3264   outOfLineFloatOp op r args vols
3265
3266 genCCall target dest_regs args vols = do
3267
3268         -- load up the register arguments
3269     (stack_args, sse_regs, load_args_code)
3270          <- load_args args allArgRegs allFPArgRegs 0 nilOL
3271
3272     let
3273         tot_arg_size = arg_size * length stack_args
3274
3275         -- On entry to the called function, %rsp should be aligned
3276         -- on a 16-byte boundary +8 (i.e. the first stack arg after
3277         -- the return address is 16-byte aligned).  In STG land
3278         -- %rsp is kept 16-byte aligned (see StgCRun.c), so we just
3279         -- need to make sure we push a multiple of 16-bytes of args,
3280         -- plus the return address, to get the correct alignment.
3281         -- Urg, this is hard.  We need to feed the delta back into
3282         -- the arg pushing code.
3283     (real_size, adjust_rsp) <-
3284         if tot_arg_size `rem` 16 == 0
3285             then return (tot_arg_size, nilOL)
3286             else do -- we need to adjust...
3287                 delta <- getDeltaNat
3288                 setDeltaNat (delta-8)
3289                 return (tot_arg_size+8, toOL [
3290                                 SUB I64 (OpImm (ImmInt 8)) (OpReg rsp),
3291                                 DELTA (delta-8)
3292                         ])
3293
3294         -- push the stack args, right to left
3295     push_code <- push_args (reverse stack_args) nilOL
3296     delta <- getDeltaNat
3297
3298     -- deal with static vs dynamic call targets
3299     (callinsns,cconv) <-
3300       case target of
3301         -- CmmPrim -> ...
3302         CmmForeignCall (CmmLit (CmmLabel lbl)) conv
3303            -> -- ToDo: stdcall arg sizes
3304               return (unitOL (CALL (Left fn_imm)), conv)
3305            where fn_imm = ImmCLbl lbl
3306         CmmForeignCall expr conv
3307            -> do (dyn_r, dyn_c) <- getSomeReg expr
3308                  return (dyn_c `snocOL` CALL (Right dyn_r), conv)
3309
3310     let
3311         -- The x86_64 ABI requires us to set %al to the number of SSE
3312         -- registers that contain arguments, if the called routine
3313         -- is a varargs function.  We don't know whether it's a
3314         -- varargs function or not, so we have to assume it is.
3315         --
3316         -- It's not safe to omit this assignment, even if the number
3317         -- of SSE regs in use is zero.  If %al is larger than 8
3318         -- on entry to a varargs function, seg faults ensue.
3319         assign_eax n = unitOL (MOV I32 (OpImm (ImmInt n)) (OpReg eax))
3320
3321     let call = callinsns `appOL`
3322                toOL (
3323                         -- Deallocate parameters after call for ccall;
3324                         -- but not for stdcall (callee does it)
3325                   (if cconv == StdCallConv || real_size==0 then [] else
3326                    [ADD wordRep (OpImm (ImmInt real_size)) (OpReg esp)])
3327                   ++
3328                   [DELTA (delta + real_size)]
3329                )
3330     -- in
3331     setDeltaNat (delta + real_size)
3332
3333     let
3334         -- assign the results, if necessary
3335         assign_code []     = nilOL
3336         assign_code [(dest,_hint)] =
3337           case rep of
3338                 F32 -> unitOL (MOV rep (OpReg xmm0) (OpReg r_dest))
3339                 F64 -> unitOL (MOV rep (OpReg xmm0) (OpReg r_dest))
3340                 rep -> unitOL (MOV rep (OpReg rax) (OpReg r_dest))
3341           where
3342                 rep = cmmRegRep dest
3343                 r_dest = getRegisterReg dest
3344         assign_code many = panic "genCCall.assign_code many"
3345
3346     return (load_args_code      `appOL`
3347             adjust_rsp          `appOL`
3348             push_code           `appOL`
3349             assign_eax sse_regs `appOL`
3350             call                `appOL`
3351             assign_code dest_regs)
3352
3353   where
3354     arg_size = 8 -- always, at the mo
3355
3356     load_args :: [(CmmExpr,MachHint)]
3357               -> [Reg]                  -- int regs avail for args
3358               -> [Reg]                  -- FP regs avail for args
3359               -> Int -> InstrBlock
3360               -> NatM ([(CmmExpr,MachHint)],Int,InstrBlock)
3361     load_args args [] [] sse_regs code = return (args, sse_regs, code)
3362         -- no more regs to use
3363     load_args [] aregs fregs sse_regs code = return ([],sse_regs,code)
3364         -- no more args to push
3365     load_args ((arg,hint) : rest) aregs fregs sse_regs code
3366         | isFloatingRep arg_rep =
3367         case fregs of
3368           [] -> push_this_arg
3369           (r:rs) -> do
3370              arg_code <- getAnyReg arg
3371              load_args rest aregs rs (sse_regs+1) (code `appOL` arg_code r)
3372         | otherwise =
3373         case aregs of
3374           [] -> push_this_arg
3375           (r:rs) -> do
3376              arg_code <- getAnyReg arg
3377              load_args rest rs fregs sse_regs (code `appOL` arg_code r)
3378         where
3379           arg_rep = cmmExprRep arg
3380
3381           push_this_arg = do
3382             (args',sse',code') <- load_args rest aregs fregs sse_regs code
3383             return ((arg,hint):args', sse', code')
3384
3385     push_args [] code = return code
3386     push_args ((arg,hint):rest) code
3387        | isFloatingRep arg_rep = do
3388          (arg_reg, arg_code) <- getSomeReg arg
3389          delta <- getDeltaNat
3390          setDeltaNat (delta-arg_size)
3391          let code' = code `appOL` toOL [
3392                         MOV arg_rep (OpReg arg_reg) (OpAddr  (spRel 0)),
3393                         SUB wordRep (OpImm (ImmInt arg_size)) (OpReg rsp) ,
3394                         DELTA (delta-arg_size)]
3395          push_args rest code'
3396
3397        | otherwise = do
3398        -- we only ever generate word-sized function arguments.  Promotion
3399        -- has already happened: our Int8# type is kept sign-extended
3400        -- in an Int#, for example.
3401          ASSERT(arg_rep == I64) return ()
3402          (arg_op, arg_code) <- getOperand arg
3403          delta <- getDeltaNat
3404          setDeltaNat (delta-arg_size)
3405          let code' = code `appOL` toOL [PUSH I64 arg_op,
3406                                         DELTA (delta-arg_size)]
3407          push_args rest code'
3408         where
3409           arg_rep = cmmExprRep arg
3410 #endif
3411
3412 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3413
3414 #if sparc_TARGET_ARCH
3415 {-
3416    The SPARC calling convention is an absolute
3417    nightmare.  The first 6x32 bits of arguments are mapped into
3418    %o0 through %o5, and the remaining arguments are dumped to the
3419    stack, beginning at [%sp+92].  (Note that %o6 == %sp.)
3420
3421    If we have to put args on the stack, move %o6==%sp down by
3422    the number of words to go on the stack, to ensure there's enough space.
3423
3424    According to Fraser and Hanson's lcc book, page 478, fig 17.2,
3425    16 words above the stack pointer is a word for the address of
3426    a structure return value.  I use this as a temporary location
3427    for moving values from float to int regs.  Certainly it isn't
3428    safe to put anything in the 16 words starting at %sp, since
3429    this area can get trashed at any time due to window overflows
3430    caused by signal handlers.
3431
3432    A final complication (if the above isn't enough) is that
3433    we can't blithely calculate the arguments one by one into
3434    %o0 .. %o5.  Consider the following nested calls:
3435
3436        fff a (fff b c)
3437
3438    Naive code moves a into %o0, and (fff b c) into %o1.  Unfortunately
3439    the inner call will itself use %o0, which trashes the value put there
3440    in preparation for the outer call.  Upshot: we need to calculate the
3441    args into temporary regs, and move those to arg regs or onto the
3442    stack only immediately prior to the call proper.  Sigh.
3443 -}
3444
3445 genCCall fn cconv kind args
3446   = mapNat arg_to_int_vregs args `thenNat` \ argcode_and_vregs ->
3447     let
3448         (argcodes, vregss) = unzip argcode_and_vregs
3449         n_argRegs          = length allArgRegs
3450         n_argRegs_used     = min (length vregs) n_argRegs
3451         vregs              = concat vregss
3452     in
3453     -- deal with static vs dynamic call targets
3454     (case fn of
3455         Left t_static
3456            -> return (unitOL (CALL (Left fn__2) n_argRegs_used False))
3457         Right dyn
3458            -> arg_to_int_vregs dyn `thenNat` \ (dyn_c, [dyn_r]) ->
3459               return (dyn_c `snocOL` CALL (Right dyn_r) n_argRegs_used False)
3460     )
3461                                 `thenNat` \ callinsns ->
3462     let
3463         argcode = concatOL argcodes
3464         (move_sp_down, move_sp_up)
3465            = let diff = length vregs - n_argRegs
3466                  nn   = if odd diff then diff + 1 else diff -- keep 8-byte alignment
3467              in  if   nn <= 0
3468                  then (nilOL, nilOL)
3469                  else (unitOL (moveSp (-1*nn)), unitOL (moveSp (1*nn)))
3470         transfer_code
3471            = toOL (move_final vregs allArgRegs eXTRA_STK_ARGS_HERE)
3472     in
3473         return (argcode       `appOL`
3474                    move_sp_down  `appOL`
3475                    transfer_code `appOL`
3476                    callinsns     `appOL`
3477                    unitOL NOP    `appOL`
3478                    move_sp_up)
3479   where
3480      -- function names that begin with '.' are assumed to be special
3481      -- internally generated names like '.mul,' which don't get an
3482      -- underscore prefix
3483      -- ToDo:needed (WDP 96/03) ???
3484      fn_static = unLeft fn
3485      fn__2 = case (headFS fn_static) of
3486                 '.' -> ImmLit (ftext fn_static)
3487                 _   -> ImmCLbl (mkForeignLabel fn_static False)
3488
3489      -- move args from the integer vregs into which they have been
3490      -- marshalled, into %o0 .. %o5, and the rest onto the stack.
3491      move_final :: [Reg] -> [Reg] -> Int -> [Instr]
3492
3493      move_final [] _ offset          -- all args done
3494         = []
3495
3496      move_final (v:vs) [] offset     -- out of aregs; move to stack
3497         = ST W v (spRel offset)
3498           : move_final vs [] (offset+1)
3499
3500      move_final (v:vs) (a:az) offset -- move into an arg (%o[0..5]) reg
3501         = OR False g0 (RIReg v) a
3502           : move_final vs az offset
3503
3504      -- generate code to calculate an argument, and move it into one
3505      -- or two integer vregs.
3506      arg_to_int_vregs :: CmmExpr -> NatM (OrdList Instr, [Reg])
3507      arg_to_int_vregs arg
3508         | is64BitRep (repOfCmmExpr arg)
3509         = iselExpr64 arg                `thenNat` \ (ChildCode64 code vr_lo) ->
3510           let r_lo = VirtualRegI vr_lo
3511               r_hi = getHiVRegFromLo r_lo
3512           in  return (code, [r_hi, r_lo])
3513         | otherwise
3514         = getRegister arg                     `thenNat` \ register ->
3515           getNewRegNat (registerRep register) `thenNat` \ tmp ->
3516           let code = registerCode register tmp
3517               src  = registerName register tmp
3518               pk   = registerRep register
3519           in
3520           -- the value is in src.  Get it into 1 or 2 int vregs.
3521           case pk of
3522              F64 ->
3523                 getNewRegNat WordRep  `thenNat` \ v1 ->
3524                 getNewRegNat WordRep  `thenNat` \ v2 ->
3525                 return (
3526                    code                          `snocOL`
3527                    FMOV DF src f0                `snocOL`
3528                    ST   F  f0 (spRel 16)         `snocOL`
3529                    LD   W  (spRel 16) v1         `snocOL`
3530                    ST   F  (fPair f0) (spRel 16) `snocOL`
3531                    LD   W  (spRel 16) v2
3532                    ,
3533                    [v1,v2]
3534                 )
3535              F32 ->
3536                 getNewRegNat WordRep  `thenNat` \ v1 ->
3537                 return (
3538                    code                    `snocOL`
3539                    ST   F  src (spRel 16)  `snocOL`
3540                    LD   W  (spRel 16) v1
3541                    ,
3542                    [v1]
3543                 )
3544              other ->
3545                 getNewRegNat WordRep  `thenNat` \ v1 ->
3546                 return (
3547                    code `snocOL` OR False g0 (RIReg src) v1
3548                    ,
3549                    [v1]
3550                 )
3551 #endif /* sparc_TARGET_ARCH */
3552
3553 #if powerpc_TARGET_ARCH
3554
3555 #if darwin_TARGET_OS || linux_TARGET_OS
3556 {-
3557     The PowerPC calling convention for Darwin/Mac OS X
3558     is described in Apple's document
3559     "Inside Mac OS X - Mach-O Runtime Architecture".
3560
3561     PowerPC Linux uses the System V Release 4 Calling Convention
3562     for PowerPC. It is described in the
3563     "System V Application Binary Interface PowerPC Processor Supplement".
3564
3565     Both conventions are similar:
3566     Parameters may be passed in general-purpose registers starting at r3, in
3567     floating point registers starting at f1, or on the stack.
3568
3569     But there are substantial differences:
3570     * The number of registers used for parameter passing and the exact set of
3571       nonvolatile registers differs (see MachRegs.lhs).
3572     * On Darwin, stack space is always reserved for parameters, even if they are
3573       passed in registers. The called routine may choose to save parameters from
3574       registers to the corresponding space on the stack.
3575     * On Darwin, a corresponding amount of GPRs is skipped when a floating point
3576       parameter is passed in an FPR.
3577     * SysV insists on either passing I64 arguments on the stack, or in two GPRs,
3578       starting with an odd-numbered GPR. It may skip a GPR to achieve this.
3579       Darwin just treats an I64 like two separate I32s (high word first).
3580     * I64 and F64 arguments are 8-byte aligned on the stack for SysV, but only
3581       4-byte aligned like everything else on Darwin.
3582     * The SysV spec claims that F32 is represented as F64 on the stack. GCC on
3583       PowerPC Linux does not agree, so neither do we.
3584
3585     According to both conventions, The parameter area should be part of the
3586     caller's stack frame, allocated in the caller's prologue code (large enough
3587     to hold the parameter lists for all called routines). The NCG already
3588     uses the stack for register spilling, leaving 64 bytes free at the top.
3589     If we need a larger parameter area than that, we just allocate a new stack
3590     frame just before ccalling.
3591 -}
3592
3593 genCCall target dest_regs argsAndHints vols
3594   = ASSERT (not $ any (`elem` [I8,I16]) argReps)
3595         -- we rely on argument promotion in the codeGen
3596     do
3597         (finalStack,passArgumentsCode,usedRegs) <- passArguments
3598                                                         (zip args argReps)
3599                                                         allArgRegs allFPArgRegs
3600                                                         initialStackOffset
3601                                                         (toOL []) []
3602
3603         (labelOrExpr, reduceToF32) <- case target of
3604             CmmForeignCall (CmmLit (CmmLabel lbl)) conv -> return (Left lbl, False)
3605             CmmForeignCall expr conv -> return  (Right expr, False)
3606             CmmPrim mop -> outOfLineFloatOp mop
3607
3608         let codeBefore = move_sp_down finalStack `appOL` passArgumentsCode
3609             codeAfter = move_sp_up finalStack `appOL` moveResult reduceToF32
3610
3611         case labelOrExpr of
3612             Left lbl -> do
3613                 return (         codeBefore
3614                         `snocOL` BL lbl usedRegs
3615                         `appOL`  codeAfter)
3616             Right dyn -> do
3617                 (dynReg, dynCode) <- getSomeReg dyn
3618                 return (         dynCode
3619                         `snocOL` MTCTR dynReg
3620                         `appOL`  codeBefore
3621                         `snocOL` BCTRL usedRegs
3622                         `appOL`  codeAfter)
3623     where
3624 #if darwin_TARGET_OS
3625         initialStackOffset = 24
3626             -- size of linkage area + size of arguments, in bytes
3627         stackDelta _finalStack = roundTo 16 $ (24 +) $ max 32 $ sum $
3628                                        map machRepByteWidth argReps
3629 #elif linux_TARGET_OS
3630         initialStackOffset = 8
3631         stackDelta finalStack = roundTo 16 finalStack
3632 #endif
3633         args = map fst argsAndHints
3634         argReps = map cmmExprRep args
3635
3636         roundTo a x | x `mod` a == 0 = x
3637                     | otherwise = x + a - (x `mod` a)
3638
3639         move_sp_down finalStack
3640                | delta > 64 =
3641                         toOL [STU I32 sp (AddrRegImm sp (ImmInt (-delta))),
3642                               DELTA (-delta)]
3643                | otherwise = nilOL
3644                where delta = stackDelta finalStack
3645         move_sp_up finalStack
3646                | delta > 64 =
3647                         toOL [ADD sp sp (RIImm (ImmInt delta)),
3648                               DELTA 0]
3649                | otherwise = nilOL
3650                where delta = stackDelta finalStack
3651
3652
3653         passArguments [] _ _ stackOffset accumCode accumUsed = return (stackOffset, accumCode, accumUsed)
3654         passArguments ((arg,I64):args) gprs fprs stackOffset
3655                accumCode accumUsed =
3656             do
3657                 ChildCode64 code vr_lo <- iselExpr64 arg
3658                 let vr_hi = getHiVRegFromLo vr_lo
3659
3660 #if darwin_TARGET_OS
3661                 passArguments args
3662                               (drop 2 gprs)
3663                               fprs
3664                               (stackOffset+8)
3665                               (accumCode `appOL` code
3666                                     `snocOL` storeWord vr_hi gprs stackOffset
3667                                     `snocOL` storeWord vr_lo (drop 1 gprs) (stackOffset+4))
3668                               ((take 2 gprs) ++ accumUsed)
3669             where
3670                 storeWord vr (gpr:_) offset = MR gpr vr
3671                 storeWord vr [] offset = ST I32 vr (AddrRegImm sp (ImmInt offset))
3672
3673 #elif linux_TARGET_OS
3674                 let stackOffset' = roundTo 8 stackOffset
3675                     stackCode = accumCode `appOL` code
3676                         `snocOL` ST I32 vr_hi (AddrRegImm sp (ImmInt stackOffset'))
3677                         `snocOL` ST I32 vr_lo (AddrRegImm sp (ImmInt (stackOffset'+4)))
3678                     regCode hireg loreg =
3679                         accumCode `appOL` code
3680                             `snocOL` MR hireg vr_hi
3681                             `snocOL` MR loreg vr_lo
3682
3683                 case gprs of
3684                     hireg : loreg : regs | even (length gprs) ->
3685                         passArguments args regs fprs stackOffset
3686                                       (regCode hireg loreg) (hireg : loreg : accumUsed)
3687                     _skipped : hireg : loreg : regs ->
3688                         passArguments args regs fprs stackOffset
3689                                       (regCode hireg loreg) (hireg : loreg : accumUsed)
3690                     _ -> -- only one or no regs left
3691                         passArguments args [] fprs (stackOffset'+8)
3692                                       stackCode accumUsed
3693 #endif
3694
3695         passArguments ((arg,rep):args) gprs fprs stackOffset accumCode accumUsed
3696             | reg : _ <- regs = do
3697                 register <- getRegister arg
3698                 let code = case register of
3699                             Fixed _ freg fcode -> fcode `snocOL` MR reg freg
3700                             Any _ acode -> acode reg
3701                 passArguments args
3702                               (drop nGprs gprs)
3703                               (drop nFprs fprs)
3704 #if darwin_TARGET_OS
3705         -- The Darwin ABI requires that we reserve stack slots for register parameters
3706                               (stackOffset + stackBytes)
3707 #elif linux_TARGET_OS
3708         -- ... the SysV ABI doesn't.
3709                               stackOffset
3710 #endif
3711                               (accumCode `appOL` code)
3712                               (reg : accumUsed)
3713             | otherwise = do
3714                 (vr, code) <- getSomeReg arg
3715                 passArguments args
3716                               (drop nGprs gprs)
3717                               (drop nFprs fprs)
3718                               (stackOffset' + stackBytes)
3719                               (accumCode `appOL` code `snocOL` ST rep vr stackSlot)
3720                               accumUsed
3721             where
3722 #if darwin_TARGET_OS
3723         -- stackOffset is at least 4-byte aligned
3724         -- The Darwin ABI is happy with that.
3725                 stackOffset' = stackOffset
3726 #else
3727         -- ... the SysV ABI requires 8-byte alignment for doubles.
3728                 stackOffset' | rep == F64 = roundTo 8 stackOffset
3729                              | otherwise  =           stackOffset
3730 #endif
3731                 stackSlot = AddrRegImm sp (ImmInt stackOffset')
3732                 (nGprs, nFprs, stackBytes, regs) = case rep of
3733                     I32 -> (1, 0, 4, gprs)
3734 #if darwin_TARGET_OS
3735         -- The Darwin ABI requires that we skip a corresponding number of GPRs when
3736         -- we use the FPRs.
3737                     F32 -> (1, 1, 4, fprs)
3738                     F64 -> (2, 1, 8, fprs)
3739 #elif linux_TARGET_OS
3740         -- ... the SysV ABI doesn't.
3741                     F32 -> (0, 1, 4, fprs)
3742                     F64 -> (0, 1, 8, fprs)
3743 #endif
3744
3745         moveResult reduceToF32 =
3746             case dest_regs of
3747                 [] -> nilOL
3748                 [(dest, _hint)]
3749                     | reduceToF32 && rep == F32 -> unitOL (FRSP r_dest f1)
3750                     | rep == F32 || rep == F64 -> unitOL (MR r_dest f1)
3751                     | rep == I64 -> toOL [MR (getHiVRegFromLo r_dest) r3,
3752                                           MR r_dest r4]
3753                     | otherwise -> unitOL (MR r_dest r3)
3754                     where rep = cmmRegRep dest
3755                           r_dest = getRegisterReg dest
3756
3757         outOfLineFloatOp mop =
3758             do
3759                 mopExpr <- cmmMakeDynamicReference addImportNat True $
3760                               mkForeignLabel functionName Nothing True
3761                 let mopLabelOrExpr = case mopExpr of
3762                         CmmLit (CmmLabel lbl) -> Left lbl
3763                         _ -> Right mopExpr
3764                 return (mopLabelOrExpr, reduce)
3765             where
3766                 (functionName, reduce) = case mop of
3767                     MO_F32_Exp   -> (FSLIT("exp"), True)
3768                     MO_F32_Log   -> (FSLIT("log"), True)
3769                     MO_F32_Sqrt  -> (FSLIT("sqrt"), True)
3770
3771                     MO_F32_Sin   -> (FSLIT("sin"), True)
3772                     MO_F32_Cos   -> (FSLIT("cos"), True)
3773                     MO_F32_Tan   -> (FSLIT("tan"), True)
3774
3775                     MO_F32_Asin  -> (FSLIT("asin"), True)
3776                     MO_F32_Acos  -> (FSLIT("acos"), True)
3777                     MO_F32_Atan  -> (FSLIT("atan"), True)
3778
3779                     MO_F32_Sinh  -> (FSLIT("sinh"), True)
3780                     MO_F32_Cosh  -> (FSLIT("cosh"), True)
3781                     MO_F32_Tanh  -> (FSLIT("tanh"), True)
3782                     MO_F32_Pwr   -> (FSLIT("pow"), True)
3783
3784                     MO_F64_Exp   -> (FSLIT("exp"), False)
3785                     MO_F64_Log   -> (FSLIT("log"), False)
3786                     MO_F64_Sqrt  -> (FSLIT("sqrt"), False)
3787
3788                     MO_F64_Sin   -> (FSLIT("sin"), False)
3789                     MO_F64_Cos   -> (FSLIT("cos"), False)
3790                     MO_F64_Tan   -> (FSLIT("tan"), False)
3791
3792                     MO_F64_Asin  -> (FSLIT("asin"), False)
3793                     MO_F64_Acos  -> (FSLIT("acos"), False)
3794                     MO_F64_Atan  -> (FSLIT("atan"), False)
3795
3796                     MO_F64_Sinh  -> (FSLIT("sinh"), False)
3797                     MO_F64_Cosh  -> (FSLIT("cosh"), False)
3798                     MO_F64_Tanh  -> (FSLIT("tanh"), False)
3799                     MO_F64_Pwr   -> (FSLIT("pow"), False)
3800                     other -> pprPanic "genCCall(ppc): unknown callish op"
3801                                     (pprCallishMachOp other)
3802
3803 #endif /* darwin_TARGET_OS || linux_TARGET_OS */
3804
3805 #endif /* powerpc_TARGET_ARCH */
3806
3807
3808 -- -----------------------------------------------------------------------------
3809 -- Generating a table-branch
3810
3811 genSwitch :: CmmExpr -> [Maybe BlockId] -> NatM InstrBlock
3812
3813 #if i386_TARGET_ARCH || x86_64_TARGET_ARCH
3814 genSwitch expr ids = do
3815   (reg,e_code) <- getSomeReg expr
3816   lbl <- getNewLabelNat
3817   let
3818         jumpTable = map jumpTableEntry ids
3819         op = OpAddr (AddrBaseIndex EABaseNone (EAIndex reg wORD_SIZE) (ImmCLbl lbl))
3820         code = e_code `appOL` toOL [
3821                 LDATA ReadOnlyData (CmmDataLabel lbl : jumpTable),
3822                 JMP_TBL op [ id | Just id <- ids ]
3823              ]
3824   -- in
3825   return code
3826 #elif powerpc_TARGET_ARCH
3827 genSwitch expr ids
3828   | opt_PIC
3829   = do
3830         (reg,e_code) <- getSomeReg expr
3831         tmp <- getNewRegNat I32
3832         lbl <- getNewLabelNat
3833         dynRef <- cmmMakeDynamicReference addImportNat False lbl
3834         (tableReg,t_code) <- getSomeReg $ dynRef
3835         let
3836             jumpTable = map jumpTableEntryRel ids
3837
3838             jumpTableEntryRel Nothing
3839                 = CmmStaticLit (CmmInt 0 wordRep)
3840             jumpTableEntryRel (Just (BlockId id))
3841                 = CmmStaticLit (CmmLabelDiffOff blockLabel lbl 0)
3842                 where blockLabel = mkAsmTempLabel id
3843
3844             code = e_code `appOL` t_code `appOL` toOL [
3845                             LDATA ReadOnlyData (CmmDataLabel lbl : jumpTable),
3846                             SLW tmp reg (RIImm (ImmInt 2)),
3847                             LD I32 tmp (AddrRegReg tableReg tmp),
3848                             ADD tmp tmp (RIReg tableReg),
3849                             MTCTR tmp,
3850                             BCTR [ id | Just id <- ids ]
3851                     ]
3852         return code
3853   | otherwise
3854   = do
3855         (reg,e_code) <- getSomeReg expr
3856         tmp <- getNewRegNat I32
3857         lbl <- getNewLabelNat
3858         let
3859             jumpTable = map jumpTableEntry ids
3860
3861             code = e_code `appOL` toOL [
3862                             LDATA ReadOnlyData (CmmDataLabel lbl : jumpTable),
3863                             SLW tmp reg (RIImm (ImmInt 2)),
3864                             ADDIS tmp tmp (HA (ImmCLbl lbl)),
3865                             LD I32 tmp (AddrRegImm tmp (LO (ImmCLbl lbl))),
3866                             MTCTR tmp,
3867                             BCTR [ id | Just id <- ids ]
3868                     ]
3869         return code
3870 #else
3871 genSwitch expr ids = panic "ToDo: genSwitch"
3872 #endif
3873
3874 jumpTableEntry Nothing = CmmStaticLit (CmmInt 0 wordRep)
3875 jumpTableEntry (Just (BlockId id)) = CmmStaticLit (CmmLabel blockLabel)
3876     where blockLabel = mkAsmTempLabel id
3877
3878 -- -----------------------------------------------------------------------------
3879 -- Support bits
3880 -- -----------------------------------------------------------------------------
3881
3882
3883 -- -----------------------------------------------------------------------------
3884 -- 'condIntReg' and 'condFltReg': condition codes into registers
3885
3886 -- Turn those condition codes into integers now (when they appear on
3887 -- the right hand side of an assignment).
3888 --
3889 -- (If applicable) Do not fill the delay slots here; you will confuse the
3890 -- register allocator.
3891
3892 condIntReg, condFltReg :: Cond -> CmmExpr -> CmmExpr -> NatM Register
3893
3894 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3895
3896 #if alpha_TARGET_ARCH
3897 condIntReg = panic "MachCode.condIntReg (not on Alpha)"
3898 condFltReg = panic "MachCode.condFltReg (not on Alpha)"
3899 #endif /* alpha_TARGET_ARCH */
3900
3901 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3902
3903 #if i386_TARGET_ARCH || x86_64_TARGET_ARCH
3904
3905 condIntReg cond x y = do
3906   CondCode _ cond cond_code <- condIntCode cond x y
3907   tmp <- getNewRegNat I8
3908   let
3909         code dst = cond_code `appOL` toOL [
3910                     SETCC cond (OpReg tmp),
3911                     MOVZxL I8 (OpReg tmp) (OpReg dst)
3912                   ]
3913   -- in
3914   return (Any I32 code)
3915
3916 condFltReg cond x y = do
3917   CondCode _ cond cond_code <- condFltCode cond x y
3918   tmp1 <- getNewRegNat wordRep
3919   tmp2 <- getNewRegNat wordRep
3920   let
3921         -- We have to worry about unordered operands (eg. comparisons
3922         -- against NaN).  If the operands are unordered, the comparison
3923         -- sets the parity flag, carry flag and zero flag.
3924         -- All comparisons are supposed to return false for unordered
3925         -- operands except for !=, which returns true.
3926         --
3927         -- Optimisation: we don't have to test the parity flag if we
3928         -- know the test has already excluded the unordered case: eg >
3929         -- and >= test for a zero carry flag, which can only occur for
3930         -- ordered operands.
3931         --
3932         -- ToDo: by reversing comparisons we could avoid testing the
3933         -- parity flag in more cases.
3934
3935         code dst =
3936            cond_code `appOL`
3937              (case cond of
3938                 NE  -> or_unordered dst
3939                 GU  -> plain_test   dst
3940                 GEU -> plain_test   dst
3941                 _   -> and_ordered  dst)
3942
3943         plain_test dst = toOL [
3944                     SETCC cond (OpReg tmp1),
3945                     MOVZxL I8 (OpReg tmp1) (OpReg dst)
3946                  ]
3947         or_unordered dst = toOL [
3948                     SETCC cond (OpReg tmp1),
3949                     SETCC PARITY (OpReg tmp2),
3950                     OR I8 (OpReg tmp1) (OpReg tmp2),
3951                     MOVZxL I8 (OpReg tmp2) (OpReg dst)
3952                   ]
3953         and_ordered dst = toOL [
3954                     SETCC cond (OpReg tmp1),
3955                     SETCC NOTPARITY (OpReg tmp2),
3956                     AND I8 (OpReg tmp1) (OpReg tmp2),
3957                     MOVZxL I8 (OpReg tmp2) (OpReg dst)
3958                   ]
3959   -- in
3960   return (Any I32 code)
3961 #endif
3962
3963 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
3964
3965 #if sparc_TARGET_ARCH
3966
3967 condIntReg EQQ x (StInt 0)
3968   = getRegister x               `thenNat` \ register ->
3969     getNewRegNat IntRep         `thenNat` \ tmp ->
3970     let
3971         code = registerCode register tmp
3972         src  = registerName register tmp
3973         code__2 dst = code `appOL` toOL [
3974             SUB False True g0 (RIReg src) g0,
3975             SUB True False g0 (RIImm (ImmInt (-1))) dst]
3976     in
3977     return (Any IntRep code__2)
3978
3979 condIntReg EQQ x y
3980   = getRegister x               `thenNat` \ register1 ->
3981     getRegister y               `thenNat` \ register2 ->
3982     getNewRegNat IntRep         `thenNat` \ tmp1 ->
3983     getNewRegNat IntRep         `thenNat` \ tmp2 ->
3984     let
3985         code1 = registerCode register1 tmp1
3986         src1  = registerName register1 tmp1
3987         code2 = registerCode register2 tmp2
3988         src2  = registerName register2 tmp2
3989         code__2 dst = code1 `appOL` code2 `appOL` toOL [
3990             XOR False src1 (RIReg src2) dst,
3991             SUB False True g0 (RIReg dst) g0,
3992             SUB True False g0 (RIImm (ImmInt (-1))) dst]
3993     in
3994     return (Any IntRep code__2)
3995
3996 condIntReg NE x (StInt 0)
3997   = getRegister x               `thenNat` \ register ->
3998     getNewRegNat IntRep         `thenNat` \ tmp ->
3999     let
4000         code = registerCode register tmp
4001         src  = registerName register tmp
4002         code__2 dst = code `appOL` toOL [
4003             SUB False True g0 (RIReg src) g0,
4004             ADD True False g0 (RIImm (ImmInt 0)) dst]
4005     in
4006     return (Any IntRep code__2)
4007
4008 condIntReg NE x y
4009   = getRegister x               `thenNat` \ register1 ->
4010     getRegister y               `thenNat` \ register2 ->
4011     getNewRegNat IntRep         `thenNat` \ tmp1 ->
4012     getNewRegNat IntRep         `thenNat` \ tmp2 ->
4013     let
4014         code1 = registerCode register1 tmp1
4015         src1  = registerName register1 tmp1
4016         code2 = registerCode register2 tmp2
4017         src2  = registerName register2 tmp2
4018         code__2 dst = code1 `appOL` code2 `appOL` toOL [
4019             XOR False src1 (RIReg src2) dst,
4020             SUB False True g0 (RIReg dst) g0,
4021             ADD True False g0 (RIImm (ImmInt 0)) dst]
4022     in
4023     return (Any IntRep code__2)
4024
4025 condIntReg cond x y
4026   = getBlockIdNat               `thenNat` \ lbl1 ->
4027     getBlockIdNat               `thenNat` \ lbl2 ->
4028     condIntCode cond x y        `thenNat` \ condition ->
4029     let
4030         code = condCode condition
4031         cond = condName condition
4032         code__2 dst = code `appOL` toOL [
4033             BI cond False (ImmCLbl lbl1), NOP,
4034             OR False g0 (RIImm (ImmInt 0)) dst,
4035             BI ALWAYS False (ImmCLbl lbl2), NOP,
4036             NEWBLOCK lbl1,
4037             OR False g0 (RIImm (ImmInt 1)) dst,
4038             NEWBLOCK lbl2]
4039     in
4040     return (Any IntRep code__2)
4041
4042 condFltReg cond x y
4043   = getBlockIdNat               `thenNat` \ lbl1 ->
4044     getBlockIdNat               `thenNat` \ lbl2 ->
4045     condFltCode cond x y        `thenNat` \ condition ->
4046     let
4047         code = condCode condition
4048         cond = condName condition
4049         code__2 dst = code `appOL` toOL [
4050             NOP,
4051             BF cond False (ImmCLbl lbl1), NOP,
4052             OR False g0 (RIImm (ImmInt 0)) dst,
4053             BI ALWAYS False (ImmCLbl lbl2), NOP,
4054             NEWBLOCK lbl1,
4055             OR False g0 (RIImm (ImmInt 1)) dst,
4056             NEWBLOCK lbl2]
4057     in
4058     return (Any IntRep code__2)
4059
4060 #endif /* sparc_TARGET_ARCH */
4061
4062 #if powerpc_TARGET_ARCH
4063 condReg getCond = do
4064     lbl1 <- getBlockIdNat
4065     lbl2 <- getBlockIdNat
4066     CondCode _ cond cond_code <- getCond
4067     let
4068 {-        code dst = cond_code `appOL` toOL [
4069                 BCC cond lbl1,
4070                 LI dst (ImmInt 0),
4071                 BCC ALWAYS lbl2,
4072                 NEWBLOCK lbl1,
4073                 LI dst (ImmInt 1),
4074                 BCC ALWAYS lbl2,
4075                 NEWBLOCK lbl2
4076             ]-}
4077         code dst = cond_code
4078             `appOL` negate_code
4079             `appOL` toOL [
4080                 MFCR dst,
4081                 RLWINM dst dst (bit + 1) 31 31
4082             ]
4083
4084         negate_code | do_negate = unitOL (CRNOR bit bit bit)
4085                     | otherwise = nilOL
4086
4087         (bit, do_negate) = case cond of
4088             LTT -> (0, False)
4089             LE  -> (1, True)
4090             EQQ -> (2, False)
4091             GE  -> (0, True)
4092             GTT -> (1, False)
4093
4094             NE  -> (2, True)
4095
4096             LU  -> (0, False)
4097             LEU -> (1, True)
4098             GEU -> (0, True)
4099             GU  -> (1, False)
4100
4101     return (Any I32 code)
4102
4103 condIntReg cond x y = condReg (condIntCode cond x y)
4104 condFltReg cond x y = condReg (condFltCode cond x y)
4105 #endif /* powerpc_TARGET_ARCH */
4106
4107
4108 -- -----------------------------------------------------------------------------
4109 -- 'trivial*Code': deal with trivial instructions
4110
4111 -- Trivial (dyadic: 'trivialCode', floating-point: 'trivialFCode',
4112 -- unary: 'trivialUCode', unary fl-pt:'trivialUFCode') instructions.
4113 -- Only look for constants on the right hand side, because that's
4114 -- where the generic optimizer will have put them.
4115
4116 -- Similarly, for unary instructions, we don't have to worry about
4117 -- matching an StInt as the argument, because genericOpt will already
4118 -- have handled the constant-folding.
4119
4120 trivialCode
4121     :: MachRep
4122     -> IF_ARCH_alpha((Reg -> RI -> Reg -> Instr)
4123       ,IF_ARCH_i386 ((Operand -> Operand -> Instr)
4124                      -> Maybe (Operand -> Operand -> Instr)
4125       ,IF_ARCH_x86_64 ((Operand -> Operand -> Instr)
4126                      -> Maybe (Operand -> Operand -> Instr)
4127       ,IF_ARCH_sparc((Reg -> RI -> Reg -> Instr)
4128       ,IF_ARCH_powerpc(Bool -> (Reg -> Reg -> RI -> Instr)
4129       ,)))))
4130     -> CmmExpr -> CmmExpr -- the two arguments
4131     -> NatM Register
4132
4133 #ifndef powerpc_TARGET_ARCH
4134 trivialFCode
4135     :: MachRep
4136     -> IF_ARCH_alpha((Reg -> Reg -> Reg -> Instr)
4137       ,IF_ARCH_sparc((Size -> Reg -> Reg -> Reg -> Instr)
4138       ,IF_ARCH_i386 ((MachRep -> Reg -> Reg -> Reg -> Instr)
4139       ,IF_ARCH_x86_64 ((MachRep -> Operand -> Operand -> Instr)
4140       ,))))
4141     -> CmmExpr -> CmmExpr -- the two arguments
4142     -> NatM Register
4143 #endif
4144
4145 trivialUCode
4146     :: MachRep
4147     -> IF_ARCH_alpha((RI -> Reg -> Instr)
4148       ,IF_ARCH_i386 ((Operand -> Instr)
4149       ,IF_ARCH_x86_64 ((Operand -> Instr)
4150       ,IF_ARCH_sparc((RI -> Reg -> Instr)
4151       ,IF_ARCH_powerpc((Reg -> Reg -> Instr)
4152       ,)))))
4153     -> CmmExpr  -- the one argument
4154     -> NatM Register
4155
4156 #ifndef powerpc_TARGET_ARCH
4157 trivialUFCode
4158     :: MachRep
4159     -> IF_ARCH_alpha((Reg -> Reg -> Instr)
4160       ,IF_ARCH_i386 ((Reg -> Reg -> Instr)
4161       ,IF_ARCH_x86_64 ((Reg -> Reg -> Instr)
4162       ,IF_ARCH_sparc((Reg -> Reg -> Instr)
4163       ,))))
4164     -> CmmExpr -- the one argument
4165     -> NatM Register
4166 #endif
4167
4168 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4169
4170 #if alpha_TARGET_ARCH
4171
4172 trivialCode instr x (StInt y)
4173   | fits8Bits y
4174   = getRegister x               `thenNat` \ register ->
4175     getNewRegNat IntRep         `thenNat` \ tmp ->
4176     let
4177         code = registerCode register tmp
4178         src1 = registerName register tmp
4179         src2 = ImmInt (fromInteger y)
4180         code__2 dst = code . mkSeqInstr (instr src1 (RIImm src2) dst)
4181     in
4182     return (Any IntRep code__2)
4183
4184 trivialCode instr x y
4185   = getRegister x               `thenNat` \ register1 ->
4186     getRegister y               `thenNat` \ register2 ->
4187     getNewRegNat IntRep         `thenNat` \ tmp1 ->
4188     getNewRegNat IntRep         `thenNat` \ tmp2 ->
4189     let
4190         code1 = registerCode register1 tmp1 []
4191         src1  = registerName register1 tmp1
4192         code2 = registerCode register2 tmp2 []
4193         src2  = registerName register2 tmp2
4194         code__2 dst = asmSeqThen [code1, code2] .
4195                      mkSeqInstr (instr src1 (RIReg src2) dst)
4196     in
4197     return (Any IntRep code__2)
4198
4199 ------------
4200 trivialUCode instr x
4201   = getRegister x               `thenNat` \ register ->
4202     getNewRegNat IntRep         `thenNat` \ tmp ->
4203     let
4204         code = registerCode register tmp
4205         src  = registerName register tmp
4206         code__2 dst = code . mkSeqInstr (instr (RIReg src) dst)
4207     in
4208     return (Any IntRep code__2)
4209
4210 ------------
4211 trivialFCode _ instr x y
4212   = getRegister x               `thenNat` \ register1 ->
4213     getRegister y               `thenNat` \ register2 ->
4214     getNewRegNat F64    `thenNat` \ tmp1 ->
4215     getNewRegNat F64    `thenNat` \ tmp2 ->
4216     let
4217         code1 = registerCode register1 tmp1
4218         src1  = registerName register1 tmp1
4219
4220         code2 = registerCode register2 tmp2
4221         src2  = registerName register2 tmp2
4222
4223         code__2 dst = asmSeqThen [code1 [], code2 []] .
4224                       mkSeqInstr (instr src1 src2 dst)
4225     in
4226     return (Any F64 code__2)
4227
4228 trivialUFCode _ instr x
4229   = getRegister x               `thenNat` \ register ->
4230     getNewRegNat F64    `thenNat` \ tmp ->
4231     let
4232         code = registerCode register tmp
4233         src  = registerName register tmp
4234         code__2 dst = code . mkSeqInstr (instr src dst)
4235     in
4236     return (Any F64 code__2)
4237
4238 #endif /* alpha_TARGET_ARCH */
4239
4240 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4241
4242 #if i386_TARGET_ARCH || x86_64_TARGET_ARCH
4243
4244 {-
4245 The Rules of the Game are:
4246
4247 * You cannot assume anything about the destination register dst;
4248   it may be anything, including a fixed reg.
4249
4250 * You may compute an operand into a fixed reg, but you may not
4251   subsequently change the contents of that fixed reg.  If you
4252   want to do so, first copy the value either to a temporary
4253   or into dst.  You are free to modify dst even if it happens
4254   to be a fixed reg -- that's not your problem.
4255
4256 * You cannot assume that a fixed reg will stay live over an
4257   arbitrary computation.  The same applies to the dst reg.
4258
4259 * Temporary regs obtained from getNewRegNat are distinct from
4260   each other and from all other regs, and stay live over
4261   arbitrary computations.
4262
4263 --------------------
4264
4265 SDM's version of The Rules:
4266
4267 * If getRegister returns Any, that means it can generate correct
4268   code which places the result in any register, period.  Even if that
4269   register happens to be read during the computation.
4270
4271   Corollary #1: this means that if you are generating code for an
4272   operation with two arbitrary operands, you cannot assign the result
4273   of the first operand into the destination register before computing
4274   the second operand.  The second operand might require the old value
4275   of the destination register.
4276
4277   Corollary #2: A function might be able to generate more efficient
4278   code if it knows the destination register is a new temporary (and
4279   therefore not read by any of the sub-computations).
4280
4281 * If getRegister returns Any, then the code it generates may modify only:
4282         (a) fresh temporaries
4283         (b) the destination register
4284         (c) known registers (eg. %ecx is used by shifts)
4285   In particular, it may *not* modify global registers, unless the global
4286   register happens to be the destination register.
4287 -}
4288
4289 trivialCode rep instr (Just revinstr) (CmmLit lit_a) b
4290   | not (is64BitLit lit_a) = do
4291   b_code <- getAnyReg b
4292   let
4293        code dst
4294          = b_code dst `snocOL`
4295            revinstr (OpImm (litToImm lit_a)) (OpReg dst)
4296   -- in
4297   return (Any rep code)
4298
4299 trivialCode rep instr maybe_revinstr a b = genTrivialCode rep instr a b
4300
4301 -- This is re-used for floating pt instructions too.
4302 genTrivialCode rep instr a b = do
4303   (b_op, b_code) <- getNonClobberedOperand b
4304   a_code <- getAnyReg a
4305   tmp <- getNewRegNat rep
4306   let
4307      -- We want the value of b to stay alive across the computation of a.
4308      -- But, we want to calculate a straight into the destination register,
4309      -- because the instruction only has two operands (dst := dst `op` src).
4310      -- The troublesome case is when the result of b is in the same register
4311      -- as the destination reg.  In this case, we have to save b in a
4312      -- new temporary across the computation of a.
4313      code dst
4314         | dst `regClashesWithOp` b_op =
4315                 b_code `appOL`
4316                 unitOL (MOV rep b_op (OpReg tmp)) `appOL`
4317                 a_code dst `snocOL`
4318                 instr (OpReg tmp) (OpReg dst)
4319         | otherwise =
4320                 b_code `appOL`
4321                 a_code dst `snocOL`
4322                 instr b_op (OpReg dst)
4323   -- in
4324   return (Any rep code)
4325
4326 reg `regClashesWithOp` OpReg reg2   = reg == reg2
4327 reg `regClashesWithOp` OpAddr amode = any (==reg) (addrModeRegs amode)
4328 reg `regClashesWithOp` _            = False
4329
4330 -----------
4331
4332 trivialUCode rep instr x = do
4333   x_code <- getAnyReg x
4334   let
4335      code dst =
4336         x_code dst `snocOL`
4337         instr (OpReg dst)
4338   -- in
4339   return (Any rep code)
4340
4341 -----------
4342
4343 #if i386_TARGET_ARCH
4344
4345 trivialFCode pk instr x y = do
4346   (x_reg, x_code) <- getNonClobberedReg x -- these work for float regs too
4347   (y_reg, y_code) <- getSomeReg y
4348   let
4349      code dst =
4350         x_code `appOL`
4351         y_code `snocOL`
4352         instr pk x_reg y_reg dst
4353   -- in
4354   return (Any pk code)
4355
4356 #endif
4357
4358 #if x86_64_TARGET_ARCH
4359
4360 trivialFCode pk instr x y = genTrivialCode  pk (instr pk) x y
4361
4362 #endif
4363
4364 -------------
4365
4366 trivialUFCode rep instr x = do
4367   (x_reg, x_code) <- getSomeReg x
4368   let
4369      code dst =
4370         x_code `snocOL`
4371         instr x_reg dst
4372   -- in
4373   return (Any rep code)
4374
4375 #endif /* i386_TARGET_ARCH */
4376
4377 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4378
4379 #if sparc_TARGET_ARCH
4380
4381 trivialCode instr x (StInt y)
4382   | fits13Bits y
4383   = getRegister x               `thenNat` \ register ->
4384     getNewRegNat IntRep         `thenNat` \ tmp ->
4385     let
4386         code = registerCode register tmp
4387         src1 = registerName register tmp
4388         src2 = ImmInt (fromInteger y)
4389         code__2 dst = code `snocOL` instr src1 (RIImm src2) dst
4390     in
4391     return (Any IntRep code__2)
4392
4393 trivialCode instr x y
4394   = getRegister x               `thenNat` \ register1 ->
4395     getRegister y               `thenNat` \ register2 ->
4396     getNewRegNat IntRep         `thenNat` \ tmp1 ->
4397     getNewRegNat IntRep         `thenNat` \ tmp2 ->
4398     let
4399         code1 = registerCode register1 tmp1
4400         src1  = registerName register1 tmp1
4401         code2 = registerCode register2 tmp2
4402         src2  = registerName register2 tmp2
4403         code__2 dst = code1 `appOL` code2 `snocOL`
4404                       instr src1 (RIReg src2) dst
4405     in
4406     return (Any IntRep code__2)
4407
4408 ------------
4409 trivialFCode pk instr x y
4410   = getRegister x               `thenNat` \ register1 ->
4411     getRegister y               `thenNat` \ register2 ->
4412     getNewRegNat (registerRep register1)
4413                                 `thenNat` \ tmp1 ->
4414     getNewRegNat (registerRep register2)
4415                                 `thenNat` \ tmp2 ->
4416     getNewRegNat F64    `thenNat` \ tmp ->
4417     let
4418         promote x = FxTOy F DF x tmp
4419
4420         pk1   = registerRep register1
4421         code1 = registerCode register1 tmp1
4422         src1  = registerName register1 tmp1
4423
4424         pk2   = registerRep register2
4425         code2 = registerCode register2 tmp2
4426         src2  = registerName register2 tmp2
4427
4428         code__2 dst =
4429                 if pk1 == pk2 then
4430                     code1 `appOL` code2 `snocOL`
4431                     instr (primRepToSize pk) src1 src2 dst
4432                 else if pk1 == F32 then
4433                     code1 `snocOL` promote src1 `appOL` code2 `snocOL`
4434                     instr DF tmp src2 dst
4435                 else
4436                     code1 `appOL` code2 `snocOL` promote src2 `snocOL`
4437                     instr DF src1 tmp dst
4438     in
4439     return (Any (if pk1 == pk2 then pk1 else F64) code__2)
4440
4441 ------------
4442 trivialUCode instr x
4443   = getRegister x               `thenNat` \ register ->
4444     getNewRegNat IntRep         `thenNat` \ tmp ->
4445     let
4446         code = registerCode register tmp
4447         src  = registerName register tmp
4448         code__2 dst = code `snocOL` instr (RIReg src) dst
4449     in
4450     return (Any IntRep code__2)
4451
4452 -------------
4453 trivialUFCode pk instr x
4454   = getRegister x               `thenNat` \ register ->
4455     getNewRegNat pk             `thenNat` \ tmp ->
4456     let
4457         code = registerCode register tmp
4458         src  = registerName register tmp
4459         code__2 dst = code `snocOL` instr src dst
4460     in
4461     return (Any pk code__2)
4462
4463 #endif /* sparc_TARGET_ARCH */
4464
4465 #if powerpc_TARGET_ARCH
4466
4467 {-
4468 Wolfgang's PowerPC version of The Rules:
4469
4470 A slightly modified version of The Rules to take advantage of the fact
4471 that PowerPC instructions work on all registers and don't implicitly
4472 clobber any fixed registers.
4473
4474 * The only expression for which getRegister returns Fixed is (CmmReg reg).
4475
4476 * If getRegister returns Any, then the code it generates may modify only:
4477         (a) fresh temporaries
4478         (b) the destination register
4479   It may *not* modify global registers, unless the global
4480   register happens to be the destination register.
4481   It may not clobber any other registers. In fact, only ccalls clobber any
4482   fixed registers.
4483   Also, it may not modify the counter register (used by genCCall).
4484
4485   Corollary: If a getRegister for a subexpression returns Fixed, you need
4486   not move it to a fresh temporary before evaluating the next subexpression.
4487   The Fixed register won't be modified.
4488   Therefore, we don't need a counterpart for the x86's getStableReg on PPC.
4489
4490 * SDM's First Rule is valid for PowerPC, too: subexpressions can depend on
4491   the value of the destination register.
4492 -}
4493
4494 trivialCode rep signed instr x (CmmLit (CmmInt y _))
4495     | Just imm <- makeImmediate rep signed y
4496     = do
4497         (src1, code1) <- getSomeReg x
4498         let code dst = code1 `snocOL` instr dst src1 (RIImm imm)
4499         return (Any rep code)
4500
4501 trivialCode rep signed instr x y = do
4502     (src1, code1) <- getSomeReg x
4503     (src2, code2) <- getSomeReg y
4504     let code dst = code1 `appOL` code2 `snocOL` instr dst src1 (RIReg src2)
4505     return (Any rep code)
4506
4507 trivialCodeNoImm :: MachRep -> (Reg -> Reg -> Reg -> Instr)
4508     -> CmmExpr -> CmmExpr -> NatM Register
4509 trivialCodeNoImm rep instr x y = do
4510     (src1, code1) <- getSomeReg x
4511     (src2, code2) <- getSomeReg y
4512     let code dst = code1 `appOL` code2 `snocOL` instr dst src1 src2
4513     return (Any rep code)
4514
4515 trivialUCode rep instr x = do
4516     (src, code) <- getSomeReg x
4517     let code' dst = code `snocOL` instr dst src
4518     return (Any rep code')
4519
4520 -- There is no "remainder" instruction on the PPC, so we have to do
4521 -- it the hard way.
4522 -- The "div" parameter is the division instruction to use (DIVW or DIVWU)
4523
4524 remainderCode :: MachRep -> (Reg -> Reg -> Reg -> Instr)
4525     -> CmmExpr -> CmmExpr -> NatM Register
4526 remainderCode rep div x y = do
4527     (src1, code1) <- getSomeReg x
4528     (src2, code2) <- getSomeReg y
4529     let code dst = code1 `appOL` code2 `appOL` toOL [
4530                 div dst src1 src2,
4531                 MULLW dst dst (RIReg src2),
4532                 SUBF dst dst src1
4533             ]
4534     return (Any rep code)
4535
4536 #endif /* powerpc_TARGET_ARCH */
4537
4538
4539 -- -----------------------------------------------------------------------------
4540 --  Coercing to/from integer/floating-point...
4541
4542 -- @coerce(Int2FP|FP2Int)@ are more complicated integer/float
4543 -- conversions.  We have to store temporaries in memory to move
4544 -- between the integer and the floating point register sets.
4545
4546 -- @coerceDbl2Flt@ and @coerceFlt2Dbl@ are done this way because we
4547 -- pretend, on sparc at least, that double and float regs are seperate
4548 -- kinds, so the value has to be computed into one kind before being
4549 -- explicitly "converted" to live in the other kind.
4550
4551 coerceInt2FP :: MachRep -> MachRep -> CmmExpr -> NatM Register
4552 coerceFP2Int :: MachRep -> MachRep -> CmmExpr -> NatM Register
4553
4554 #if sparc_TARGET_ARCH
4555 coerceDbl2Flt :: CmmExpr -> NatM Register
4556 coerceFlt2Dbl :: CmmExpr -> NatM Register
4557 #endif
4558
4559 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4560
4561 #if alpha_TARGET_ARCH
4562
4563 coerceInt2FP _ x
4564   = getRegister x               `thenNat` \ register ->
4565     getNewRegNat IntRep         `thenNat` \ reg ->
4566     let
4567         code = registerCode register reg
4568         src  = registerName register reg
4569
4570         code__2 dst = code . mkSeqInstrs [
4571             ST Q src (spRel 0),
4572             LD TF dst (spRel 0),
4573             CVTxy Q TF dst dst]
4574     in
4575     return (Any F64 code__2)
4576
4577 -------------
4578 coerceFP2Int x
4579   = getRegister x               `thenNat` \ register ->
4580     getNewRegNat F64    `thenNat` \ tmp ->
4581     let
4582         code = registerCode register tmp
4583         src  = registerName register tmp
4584
4585         code__2 dst = code . mkSeqInstrs [
4586             CVTxy TF Q src tmp,
4587             ST TF tmp (spRel 0),
4588             LD Q dst (spRel 0)]
4589     in
4590     return (Any IntRep code__2)
4591
4592 #endif /* alpha_TARGET_ARCH */
4593
4594 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4595
4596 #if i386_TARGET_ARCH
4597
4598 coerceInt2FP from to x = do
4599   (x_reg, x_code) <- getSomeReg x
4600   let
4601         opc  = case to of F32 -> GITOF; F64 -> GITOD
4602         code dst = x_code `snocOL` opc x_reg dst
4603         -- ToDo: works for non-I32 reps?
4604   -- in
4605   return (Any to code)
4606
4607 ------------
4608
4609 coerceFP2Int from to x = do
4610   (x_reg, x_code) <- getSomeReg x
4611   let
4612         opc  = case from of F32 -> GFTOI; F64 -> GDTOI
4613         code dst = x_code `snocOL` opc x_reg dst
4614         -- ToDo: works for non-I32 reps?
4615   -- in
4616   return (Any to code)
4617
4618 #endif /* i386_TARGET_ARCH */
4619
4620 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4621
4622 #if x86_64_TARGET_ARCH
4623
4624 coerceFP2Int from to x = do
4625   (x_op, x_code) <- getOperand x  -- ToDo: could be a safe operand
4626   let
4627         opc  = case from of F32 -> CVTSS2SI; F64 -> CVTSD2SI
4628         code dst = x_code `snocOL` opc x_op dst
4629   -- in
4630   return (Any to code) -- works even if the destination rep is <I32
4631
4632 coerceInt2FP from to x = do
4633   (x_op, x_code) <- getOperand x  -- ToDo: could be a safe operand
4634   let
4635         opc  = case to of F32 -> CVTSI2SS; F64 -> CVTSI2SD
4636         code dst = x_code `snocOL` opc x_op dst
4637   -- in
4638   return (Any to code) -- works even if the destination rep is <I32
4639
4640 coerceFP2FP :: MachRep -> CmmExpr -> NatM Register
4641 coerceFP2FP to x = do
4642   (x_reg, x_code) <- getSomeReg x
4643   let
4644         opc  = case to of F32 -> CVTSD2SS; F64 -> CVTSS2SD
4645         code dst = x_code `snocOL` opc x_reg dst
4646   -- in
4647   return (Any to code)
4648
4649 #endif
4650
4651 -- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
4652
4653 #if sparc_TARGET_ARCH
4654
4655 coerceInt2FP pk x
4656   = getRegister x               `thenNat` \ register ->
4657     getNewRegNat IntRep         `thenNat` \ reg ->
4658     let
4659         code = registerCode register reg
4660         src  = registerName register reg
4661
4662         code__2 dst = code `appOL` toOL [
4663             ST W src (spRel (-2)),
4664             LD W (spRel (-2)) dst,
4665             FxTOy W (primRepToSize pk) dst dst]
4666     in
4667     return (Any pk code__2)
4668
4669 ------------
4670 coerceFP2Int fprep x
4671   = ASSERT(fprep == F64 || fprep == F32)
4672     getRegister x               `thenNat` \ register ->
4673     getNewRegNat fprep          `thenNat` \ reg ->
4674     getNewRegNat F32    `thenNat` \ tmp ->
4675     let
4676         code = registerCode register reg
4677         src  = registerName register reg
4678         code__2 dst = code `appOL` toOL [
4679             FxTOy (primRepToSize fprep) W src tmp,
4680             ST W tmp (spRel (-2)),
4681             LD W (spRel (-2)) dst]
4682     in
4683     return (Any IntRep code__2)
4684
4685 ------------
4686 coerceDbl2Flt x
4687   = getRegister x               `thenNat` \ register ->
4688     getNewRegNat F64    `thenNat` \ tmp ->
4689     let code = registerCode register tmp
4690         src  = registerName register tmp
4691     in
4692         return (Any F32
4693                        (\dst -> code `snocOL` FxTOy DF F src dst))
4694
4695 ------------
4696 coerceFlt2Dbl x
4697   = getRegister x               `thenNat` \ register ->
4698     getNewRegNat F32    `thenNat` \ tmp ->
4699     let code = registerCode register tmp
4700         src  = registerName register tmp
4701     in
4702         return (Any F64
4703                        (\dst -> code `snocOL` FxTOy F DF src dst))
4704
4705 #endif /* sparc_TARGET_ARCH */
4706
4707 #if powerpc_TARGET_ARCH
4708 coerceInt2FP fromRep toRep x = do
4709     (src, code) <- getSomeReg x
4710     lbl <- getNewLabelNat
4711     itmp <- getNewRegNat I32
4712     ftmp <- getNewRegNat F64
4713     dynRef <- cmmMakeDynamicReference addImportNat False lbl
4714     Amode addr addr_code <- getAmode dynRef
4715     let
4716         code' dst = code `appOL` maybe_exts `appOL` toOL [
4717                 LDATA ReadOnlyData
4718                                 [CmmDataLabel lbl,
4719                                  CmmStaticLit (CmmInt 0x43300000 I32),
4720                                  CmmStaticLit (CmmInt 0x80000000 I32)],
4721                 XORIS itmp src (ImmInt 0x8000),
4722                 ST I32 itmp (spRel 3),
4723                 LIS itmp (ImmInt 0x4330),
4724                 ST I32 itmp (spRel 2),
4725                 LD F64 ftmp (spRel 2)
4726             ] `appOL` addr_code `appOL` toOL [
4727                 LD F64 dst addr,
4728                 FSUB F64 dst ftmp dst
4729             ] `appOL` maybe_frsp dst
4730
4731         maybe_exts = case fromRep of
4732                         I8 ->  unitOL $ EXTS I8 src src
4733                         I16 -> unitOL $ EXTS I16 src src
4734                         I32 -> nilOL
4735         maybe_frsp dst = case toRep of
4736                         F32 -> unitOL $ FRSP dst dst
4737                         F64 -> nilOL
4738     return (Any toRep code')
4739
4740 coerceFP2Int fromRep toRep x = do
4741     -- the reps don't really matter: F*->F64 and I32->I* are no-ops
4742     (src, code) <- getSomeReg x
4743     tmp <- getNewRegNat F64
4744     let
4745         code' dst = code `appOL` toOL [
4746                 -- convert to int in FP reg
4747             FCTIWZ tmp src,
4748                 -- store value (64bit) from FP to stack
4749             ST F64 tmp (spRel 2),
4750                 -- read low word of value (high word is undefined)
4751             LD I32 dst (spRel 3)]
4752     return (Any toRep code')
4753 #endif /* powerpc_TARGET_ARCH */
4754
4755
4756 -- -----------------------------------------------------------------------------
4757 -- eXTRA_STK_ARGS_HERE
4758
4759 -- We (allegedly) put the first six C-call arguments in registers;
4760 -- where do we start putting the rest of them?
4761
4762 -- Moved from MachInstrs (SDM):
4763
4764 #if alpha_TARGET_ARCH || sparc_TARGET_ARCH
4765 eXTRA_STK_ARGS_HERE :: Int
4766 eXTRA_STK_ARGS_HERE
4767   = IF_ARCH_alpha(0, IF_ARCH_sparc(23, ???))
4768 #endif
4769