== FPGA ==============================================================
`include "macros.v"
-module debug (clk, data_debug_data_r, data_debug_data_a, data_debug_data,
- data_debug_out_r, data_debug_out_a, data_debug_out );
+module debug (clk, rst,
+ data_debug_data_r, data_debug_data_a, data_debug_data,
+ data_debug_out_r, data_debug_out_a, data_debug_out );
input clk;
+ input rst;
input data_debug_data_r;
output data_debug_data_a;