chips/marina/testCode/hardwareBugs.txt

   1                         Marina Known Hardware Defficiencies
   2
   3 1) The signal OLC==0 isn't passed from On Deck stage to Requeue stage.
   4 Noted: 11 Nov 2008
   5 Fixed:
   6
   7 2) The external zero detector for loading the OLC and the ILC is too
   8 slow. When the set instruction loads a nonzero value into the OLC or
   9 the ILC Marina behaves as if the value is zero.
  10 Noted: 11 Nov 2008
  11 Fixed:
  12
  13 3) After the ILC decrements to zero, subsequent move instructions fail
  14 to execute at all. According to adm33 subsequent move instructions are
  15 supposed to execute exactly once.
  16 Noted: 11 Nov 2008
  17 Fixed: 19 Nov 2008
  18
  19 4) When a move instruction is torpedoed, the following instruction
  20 doesn't detect that the OLC is now zero.
  21 Noted: 11 Nov 2008
  22 Fixed: 19 Nov 2008
  23
  24 5) The C flag is not yet implemented.
  25 Noted: 11 Nov 2008
  26 Fixed:
  27
  28 6) In gaspL:rqStage{sch}, a torpedo resets the OLC to zero asynchronously
  29 with respect to the fireR. There may be a metastability problem here.
  30 Noted: 12 Nov 2008
  31 Fixed:
  32
  33 7) In fifoL:splitStart{sch} When the FIFO fills up and succA is asserted
  34 but not acknowledged, the alternator will assert succB and overwrite the
  35 data intended for A.
  36 Noted: 12 Nov 2008
  37 Fixed:
  38
  39 8) Sense of Token bit in EPI FIFO is wrong. The correct sense is "High
  40 means not a token".
  41 Noted: 14 Nov 2008
  42 Fixed: 14 Nov 2008
  43
  44 9) EPI FIFO is missing it's data latches.
  45 Noted: 14 Nov 2008
  46 Fixed: 14 Nov 2008
  47
  48 10)