remove use of uart_rts and uart_cts in ships/Debug, and overhaul it

minor updates to Makefile

eliminate use of the `XXX_draining macro

parameterize ${device} in Makefile

fix bug in Interpreter.getDestAddr()

fix bug in Mask.getvalAsBitVector()

use equalsZeroExtended for comparing paths

do not double-increment in InterpreterDestination

add BitVector.equalsZeroExtended()

Make several fields of the Interpreter non-private (for fgd)

Add DebugDock.java

Make InterpreterProcess public, add step() methods

Cause interpreter to return after one step if no instruction "on deck"; helps debugger.

add inverted-dc-bit-hack

update PATH_XXX encoding and fix DC bug

update predicate field encoding

comment in Memory.ship

cleanups to DRAM.ship

Makefile adjustments

clean up main.ucf

add MarinaPath.java

add CodeBag.java stub

remove extraneous bram14.v generator

total rewrite of Memory.ship FPGA code

add XIL_XST_HIDEMESSAGES=hdl_and_low_levels to Makefile

add fun-with-codebags2.fleet

eliminate use of bram14 in Memory.ship

cleanup in Process.java

update marina test instructions

eliminate two counter ships that we do not need

decouple the insertion of shutdown commands from the readback of shutdown tokens

remove line we can no longer use (dip_peer.dock.getInstructionDestination isnt always the right place)

various comment/cleanups, no net effect

add extratokens option to shutdown code

re-order deliver() for more compact code

remove extraneous abortLoopIfTorpedoPresent() which was causing shutdown failures

better parenthesization in FpgaDock

fix awful c-flag bug in Memory.ship

implement port percolation

move main.ut into Makefile

cleanups in main.v

percolate ports for vga, ignore ddr2

enforce ordering on percolated ports

add port percolation, use it for DRAM.ship

add more methods to fake marins ship/dock object

add FlagFunction.evaluate()

update internal encoding of Flush instruction

add Predicate.evaluate() method

update internal encoding of Set Flags

clean up top-level module logic a bit

change olc_in to flag_z (single bit)

adjust comments

replace DATAWIDTH with WORDWIDTH

use connect instead of addPreCrap in FifoModule

tweak Verilog logic

re-enable bitgen DRC, disable unused ddr2 signals

use in.getBits() in FpgaDock

add Value.invertBits()

add Value.getBits(Mask)

use getBits(Value) instead of addPreCrap

add Trigger.invert()

change latchDriver from Latch to Value

remove unnecessary comment

eliminate direct access to handshake signals in FanoutModule

eliminate explicit torpedoWaiting state wire

replace addPreCrap() with noDriveLatches in FpgaDock.java

fix bug relating to zero-width ports

make getAck()/getReq() private, add isFull()

move serial port verilog files to mem directory

cleanup to main.v

replace addPreCrap() with noDriveLatches in FpgaDock.java

some updates to edu.berkeley.fleet.ir

adjust ships to use fill/drain/full/empty macros

fix fill/drain/full/empty macros

remove timescale.v, bram14.v, vram.v

move main.xst into Makefile

institute Z-flag in FpgaDock

change some tests to require only a single fifo ship

improve marina testing scripts

increase placer effort level in Makefile

increase opt_level in main.xst

omit tests if no ships of that type present

fix ArrayIndexOutOfBoundsException in FleetTwoFleet

change polarity of I-bit

add partial support for writeback to mergesort demo

proper outWrite port on MemoryModule

make DockOutPort deal with the case where it has no peer

make DockOutPort non-final

adjust mix of ships for "large" configuration

add second and third Memory ships to the "large" configuration

set C-flag on Memory ship out port

add write capability to Process.MemoryModule

add Port.getTokensToAbsorb()

more sophisticated version of Process.verifyClean()

move setAutoflush() lines

lift restriction on torpedoing finite-count loops

update placer effort to "high"

update Marina Makefile lines

update make dist

change Makefile to build private javadocs