doc/pins.txt

   1
   2 - power
   3 - ground
   4 - config
   5
   6 * all user i/os default to pull-up
   7
   8 CON pin:
   9   - during reset, FPSLIC drives low
  10   - released when ready for config bits
  11   - user drives low in order to start config
  12   - FPSLIC then drives low when preamble OK
  13
  14 Startup:
  15   - power on or RESET goes low
  16   - INIT,CON,LDC,HDC all low
  17   - reset completes
  18   - HDC goes high
  19   - RESET is sampled; when high,
  20   - INIT released, pin checked to make sure other devices ok
  21   - INIT drifts high due to pullup
  22   - mode pins sampled
  23   - CON released (drifts high)
  24   - LDC, HDC released
  25
  26 - leds
  27     - TXLED (usb)
  28     - RXLED (usb)
  29
  30     - INIT (fpga)
  31     - CON (fpga)
  32     - LDC (fpga)
  33     - HDC (fpga)
  34     - config-to-chip tx/rx
  35     - INIT: pulls down if config fails (internal 20kohm pullup)
  36        => reusable as user I/O
  37     - CON: driven low during reset, released when ready for cfg
  38         - user drives this low
  39
  40 - clock
  41 - M0, M2, CS0, UARTs, CON, RESET, PORTXXX
  42
  43 - ExternalXTAL1 needs a pull-down resistor
  44   XTAL1<->4.7kohms<->GND
  45     - on-chip oscillator; see p41
  46
  47 - USB.CLK12 -> FPGA.CCLK   ==> manual clock?
  48 - USB.CLK12 -> FPGA.XTAL1  ==> manual clock?
  49
  50 * 8 bit-bang lines?
  51
  52
  53 - Tie-off
  54     - AVRRESET
  55     - CS0 low
  56     - M0 high
  57     - M2 low
  58
  59 - Driveable pins:
  60     - CHECK pin?
  61     - OTS (tri-state all user IO)?
  62     - RESET
  63     - CON
  64
  65     - HDC (high during configuration)
  66     - LDC (low during configuration)
  67     - D0 (dedicated)
  68     - UART pins
  69
  70 - Slave serial: M0=1, M2=0, external source drives CCLK
  71   - data applied on rising edge of clock
  72
  73