new files from ivan, 22-Apr

more tests pass now

encoding bugfix

more tests pass now

more tests pass now

fix another encoding bug

new files from ivan

update with new files 20-Apr from Ivan, regenerate marina.{v,spi}

update instruction encoding bug

fix ILC tests, take advantage of new command line flags, update which tests pass

some ILC fixes

add additional masterClear() code for Verilog simulations

add command-line arguments for -verilog and -testChains

update some paths, add master clear code for Verilog, partial implementation of get OLC/ILC

make null_path public

remove drainNoCheck() hack from InstructionStopper

enable clockHack for VerilogModel

latest files from ivan

update from Ivan

new libraries from Ivan - 14 April 2009

Update proper stoppers

fix test 3006

update registersM

remove obsolete comment

add Ivans updated registersM.jelib and regenerate marina.spi

Second try - updating to match Ivan's 04102009 libraries

initial check-in of new libraries

Checking in Ivans new files

do not call getCtrsFlags() in sendDataPath

reformatting only

update path to flags scan latches

fix bug in InstructionStopper

update encoding code

add campus.png, ibex.jar, upload image to Fpga in MergeSort demo

Server.java: use USB serial if available

Fpga.java: update mix of ships

add Random.ship

add Null.ship

add Button.ship

add a register delay to the on_screen signal; fixes corruption in left hand pixel column

Dvi: fix comment indicating effective screen size

Dvi: switch to 36bit memory, 18bpp

Dvi: change DATA_DELAY to 0

remove gpio_sw_c from Dvi.ship

increase serial port rate to 115200kbps

Debug.ship: ignore break signal -- allows demos with serial cable disconnected

Counter ship: set c-flag to true if this is the last action of a given count

DDR2: remember to check if out_empty before attempting an operation

DDR2: set the c-flag properly

add AND, OR, XOR opcodes to Alu.ship

re-enable building of .ace file

major refactoring of edu.berkeley.fleet.dataflow

major refactoring of edu.berkeley.fleet.loops, includes renaming Context to CodeBag

add currently-commented-out code to put a wig-wag in the instruction fifo

support for both slow and fast fifos

add FpgaDestination.getPathLength() for measuring hop counts

utilize DeferredBitVector functionality in Fleet implementations

FpgaPath: actually return the Signal in getSignal()

fix Move.toString() to print a Path (includes signal bit(s)) rather than a Destination

fix typo in Instruction.Flush.toString()

make BitVector implement DeferredBitVector

add DeferredBitVector class

update to new 25-Mar schematics from Ivan

Modifications for wagTest

Added wagTest schematic and layout to test extracted simulation flow

update marina.xml and marina.spi

formatting changes

clean up InstructionStopper.fill(BitVector)

add ProperStopper.fill(MarinaPacket)

add convenience constructor MarinaPacket(BitVector,boolean)

refactor MarinaPacket

add expectLength()

remove unused method

refactoring of InstructionStopper

formatting, commenting

move methods out of MarinaUtils and into BitVectorGenerators

move RingIfc to inner class of ProperStopper, rename to CommandCodes

add comment to Counter.java

break out Station and CmdArgs into outer classes

remove uses of extractData() and formatDataTokAddr() in MarinaTest

update TOK_FIFO_PATH

remove unused methods

remove formatDataTokAddr() from ProperStopper

updates to MarinaPacket

cleaned up, plus added new scanM:scanAmp passthrough definition

add coversM

update to Ivan latest designs

dvi ship works, albeit at a very strange resolution

check the token fifo for emptiness before sendToken() test

update path to token predecessor state wire

more helpful formatDataTokAddr() showing bit numbers, endianness

fix connection of doo[T,D] and ddo[T,D] at top level

update marina.bsh, marina.spi, marina.xml for new jelibs

Modified library from Ivan

add ZBT SRAM to Dvi for framebuffer

expand leaf FIFOs from 4 elements to 8 elements

correct encoding of Marina predicate bits

fix potential array bounds overrun in Parser.java

remove ZBT from Fpga.java

remove [Rq] bit from tests in Rotator.ship and Lut3.ship