add dummy test for DRAM

print name of test case before parsing

add support for [olc=0] predicate

switch Fpga.java back to 12 lanes, add CarrySaveAdder

reduce use of verilog macro expansion in FpgaDock

fix parser bug

add predicate-olc-equals-zero test

re-enable torpedo tests

add CarrySaveAdder ship

add test for Video ship

bugfix in FpgaDock: treat ignore-olc instructions properly

add two test cases: one-instruction-loop.fleet and infinite-nop-is-torpedoable.fleet

allow hex digits in #expect directives

change direction of rotation, add c-flag support to Rotator ship

update to new AM37 syntax

return ship if already created in Interpreter

add OLCZero predicate

add -cm area to synthesis flags

chmod +x misc/program.sh before rsync

add an additional rotator and lut3 ship

fix paths for ISE, EDK

checkpoint

remove obsolete ships

add Video ship

clean up Lut3 fpga code

clean up Rotator fpga code

clean up Fifo fpga code

overhaul Alu2 fpga code, add new opcodes

remove macros include from Debug.ship

add DRAM ship

massive overhaul of fpga code

remove TAPL, improve Instruction.toString(), add convenience constructors to Instruction

improve instruction dispatch code in Parser.java

cleaner encoding of Shift instruction in Parser.java

add edu.berkeley.fleet.demo

add more debugging output to fpga.Server.java

update instruction encoding, remove ability to predicate directly on C-flag

cleaner implementation of Shift instruction in InterpreterDock

note to self

remove Memory.{outIhorn,inStride,inCount} ports

fix test-requeue so it is no longer bogus

add test-for-common-requeue-timing-error

disable torpedo tests until further notice

remove tapl test

improve getVerilog() code in Mask to use explicit comparisons rather than bitwise operations

add new signal tests

decapitalize default ship names, dont put ordinal in brackets

adjust map+par flags in Makefile

add line to generate .ace file in Makefile

kill any still-running xst_original process via Makefile

more misc improvements to Makefile

add runserver target to Makefile

misc improvements to Makefile

fix typo

add BitVector.toLong()

add Test.java

interpreter updates

finish overhaul of interpreter

add Mask.getval(BitVector)

add BitVector copy constructor and BitVector.setAndSignExtend()

lift sloppy getPathByAddr() implementation into FleetTwoFleet

remove ugly FleetTwoFleet.getUniversalSource() method

refactor codebag-memory-block creation code

first pass overhaul of interpreter; still does not work

added equals() and hashCode() to BitVector

collapse InterpreterDock and InstructionDock into one class

relocate InstructionEncoder to FleetTwoFleet and make it a subclass of Fleet

move Verilog.java to edu.berkeley.fleet.fpga.verilog

add dist target to Makefile

added BitVector.setImmutable(), use it in Instruction.Shift()

update Makefile

update tests for 1.0 overhaul

update ships for 1.0 overhaul

total overhaul: fleetcode-1.0 api finished

update libraries in lib/

re-arrange defunct ships

update javadoc css

clean up literal-setting code

use Mask.signExtend()

use bitmasks to set literals

remove magic constant 19 from literal encodings

uncomment some tests that work now

remove Choice ship

re-arrange some code in Server.java

better initialization code in main.v

add commented-out code to send an "ok" after break on rs232

only generate break signal if rx_bit_cnt==9 to avoid mid-transmit resets

better reset code in Memory.ship

update tests

cleanup Alu1 and Alu2 FPGA code

support for [dl] and flags

remove is_standing and kill counter

cleanup obsolete stuff

eliminate standing bit

update fpga to reset counters on kill/massacre

update interpreter to reset counters on kill/massacre

update test cases

use repeat counter instead of standing bit

update fpga to properly reset repeat_counter after massacre

update test-requeue to use the standing count value