make Dominic and other Windows-users happy

make parsing faster on multi-run test cases

add code to "balance" the switch fabric tree

Stack bugfixes

Alu3 bugfixes

change bitfile name to groundhog2.bit

fix bug in Alu1 related to zero-storage boxes

add Stack ship and tests

add Alu3 ship and tests

fix choice/swap-test.fleet test to work with zero-storage boxes

tweak box semantics in fleeterpreter to make them have no storage

rename ItemForShip to DataForShip for consistency

formatting

fix Choice ship tests

fix FPGA implementation of Choice ship

fix bugs in software implementation of Choice ship

FPGA-Fleet updates

update FPGA portion of Memory ship

makefile updates

move all defunct ships to defunct-ships directory

update tests for transition from Icache to Memory

update ships for overhaul

added Choice ship

massive overhaul of FleetCode to support multiple destinations (and major cleanup)

IES44: lots of cleanup, use safer bitfield operations

API: inert changes (cleanup, visibility, toString())

API: changed getSubName() to getDestinationName()

API: removed Inbox and Outbox classes, replaced with isInbox(), isOutbox()

support for disabling terminal colors

added Destination.getSubName()

Recycle test.

fix adam-induced stupidity in makefile

fix path separator for windows people

add initial support for virtual destinations

add ship specific literals and a test case

move up to new valentine.bit

fix sign-extension bug, add test

fix how the fleeterpreter deals with kill*

fixed sign-extend bug

added MAX and MIN on Alu2 ship

new syntax: receive, notify, dismiss

add kill*

add Instruction.isStanding()

change default image to superbowl2.bit

eliminate one-arg Client() constructor

Makefile tweaks

alter list of default Slipway ships

clean up constants in Alu1

add simple alu1 test

add count test

extra Lut3 test

autogenerate parts of Alu1, Alu2, Lut3 verilog

cleanup on Alu2

fix bit-truncation issue in inbox

make bitfile= option work

fix sign-extend logic

change Lut to Lut3 ship, add tests

factor out verilog headers on Alu2 ship

make bitfile= option work

update dist target in Makefile

added comments to ship files

move edu.berkeley.fleet.ships to edu.berkeley.fleet.interpreter.ships

change igor/archsim to fleetsim

remove superfluous computeOffset() and computeTarget()

removed files that should not be revision controlled

add hook for igor code

update everything to naming conventions agreed upon in class last week

migrate verilog into ship files

add more ship files

swap thread startup order on fpga server

update Makefile

updated naming convention

more fixes to bring things up to date with the new test/doc apis

added run() method for Slipway

log less on server

made Client implement FleetProcess

added #expect and ArrayList hack to parser

added ShipDescription

added FleetProcess

migrated ships into .ship files

added test cases

make TCP server more robust

icache bug fixes (was emitting extraneous instructions)

reorganization of benkobox code to fix a few quirks

enable secondary icache, fix icache bug

enable secondary icache

final ship set

updated build scripts

updated demo code

major software code reorg

major fpga code reorg; added icache+dcache

added synthesis flag for blockram mode

added 100mhz timing constraint

added ies44 instruction encoder

grammar fix

improved toString() methods in api

added "mem" ship

fixes to grammar file

build fix

support for fpga client/server network access