switch from using RS-232 BREAKs and no flow control to new command mode reset and flow control

change effort level back to std and opt_for back to area

fix test 1006; now passes

make drainNoCheck() protected, not private

fix spacing of 52-bit-packet printout

move 52->36 bit conversion from drain() to drainNoCheck()

remove tab characters from source code files

comment out testAllChains() call

correct paths in ProperStopper.java

correct bit ordering in InstructionStopper

back out bad commit

update marina.xml

update marina.spi

add Timer ship

clean up Dvi, add a test case

simplify DVI code

DVI support -- initial demo works

move gpio_led constraints from Debug into Dvi

change Gadgets.main() to use DDR2 ship instead of DRAM ship

DDR2 ship: works on ML509

Makefile: better filtering of error messages, do timing report, etc

switch from 33mhz clock to 100mhz clock

move ucf constraints into .ship files

remove old ucfs

update ProperStopper class to work with newest (6-scan-bit) proper stopper

add a call to shiftReport(true,false) at top of ProperStopper.getStopped()

add test 1, testProperStoppers(), as well as commented-out code to spawn the ChainG gui

update comment on MarinaUtils.RingIfc, remove stale comments

Changed signalBitFromInboundSwitchFabric connection from aout[14] to ain[14]

update rebuild.sh again

update rebuild.sh

add rebuild.sh

add lib/test.jar

get testAllChains() to work

remove synthesis attributes that xst doesnt understand

Checking in header and cfg files

remove adam.jar from runOne.sh

Updated marina beanshell for Ivan's latest

Updated all design files to match Ivan's version as of 24 Feb 09,
with some modifications:
- changed some icons to correctly reflect number of scan chain cells
- changed all JTAG bus exports to be bidirectional

Removed all old design files prior to updating with Ivan's newest design

relocate PercolatedPort to edu.berkeley.fleet.two

update Makefile

add runOne.sh

add PercolatedPort

update MarinaTest to work with new encoder

eliminate need for adam.jar

add DDR2 controller, generated via MIG

switch to using patched ISE in /scratch/megacz/xilinx

add Dvi.ship

more predictable instance naming in Verilog.java

first pass at getting mergesort to run on the interpreter

switch host->fpga communication from 8-bit words to 6-bit words

switch fpga->host communication from 8-bit words to 6-bit words

added code to implement REVERSE_LATENCY using srl16

added code to implement FORWARD_LATENCY using srl16

use getReq()/getAck() in isFull()

do a mkdir-p on the remote host before trying to build

update to 17-Feb

darcs-hash:20090217190920-5007d-cfb034191bdc994c89346f2c9a25f0998928af2e.gz

change rst to high-active

remove extraneous flag_z stuff from FpgaDock.java

fix strange update to c-flag based on flushing bit; I am not sure why this was the way it was, but it needed to be fixed

fix bug in Fpga implementation related to Dc latch and c-flag; was causing c-flag-determined-by-dc.test to fail

formatting

fix mismatch between Instruction.toString() and new grammar

add test tests/flags/c-flag-determined-by-dc.test

properly synchronize threads in InterpreterProcess

use BitVector.toLong() in InterpreterDock.peekDataForShip() to get proper sign-extension

fix bug in Alu.ship

make InterpreterDock c-flag depend on Dc bit, as it should

add commented-out versions of `drain_foo that do not work

eliminate need for a register for the _f flag in the Fpga version

do not drain a port unless it is currently full

remove `flush macro, fold it into `cleanup

deal with bootstrapping dependency while building a fresh checkout

update Makefile to be able to find .ship files

overhaul of interpreter, update ships to match; "make test" works now

update Context.java to new head/abort/tail scheme

bugfixes to tests discoverd while getting interpreter working again

inert formatting changes to tests/codebags/fun-with-codebags2.fleet

cleaner allocation of ships when a single InterpreterFleet is reused

only complain about lack of ships for non-FleetWithDynamicShips fleets

fix encoding error that only shows up when all-zeroes is a valid path

fix typo in Instruction.Abort.toString()

more pump=>dock renaming

add Mask.getvalAsBitVector(BitVector)

clean up torpedo tests

fix error where flag_d/flag_z were set incorrectly in FpgaDock

add BitVector.set(BitVector)

formatting fixes

move InterpreterDestination serial number into the Interpreter class

move the packet queue out of InterpreterDestination and into InterpreterDock

change internal uses of "port" to "dock"

minor reshuffling of InterpreterShip/InterpreterDock

make fields of InterpreterPath private

make fields of interpreter.Packet private, add access methods

add commented-out versions of new internal encoding

update to 03-Jan-2009 am33: head, abort, and d-flag

19-Dec

darcs-hash:20090103005352-5007d-d52db673b50242adb28e589379c949de9fd7d293.gz

Merge branch 'master' of git://git.hcoop.net/git/crawshaw/fleet

Merge branch 'master' of /afs/research.cs.berkeley.edu/class/fleet/website/repos/fleet